Pat
J-GLOBAL ID：200903081738172707

薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法

Inventor：
大石 三真

About 大石 三真

, 
木村 聡

About 木村 聡


Applicant, Patent owner：
NEC液晶テクノロジー株式会社

About NEC液晶テクノロジー株式会社

, 
秋田日本電気株式会社

About 秋田日本電気株式会社


Agent (3)： 机 昌彦 ,  工藤 雅司 ,  谷澤 靖久
Gazette classification：公開公報
Application number (International application number)：2004034094
Publication number (International publication number)：2005228826
Application date： Feb. 10, 2004
Publication date： Aug. 25, 2005
Summary：
【課題】オン電流の安定化とチャネル長のばらつきを抑制したTFTとその製法及びそのTFTを用いた液晶表示装置を提供する。【解決手段】ソース電極6aとドレイン電極6bの間のチャネル領域を形成するゲート電極2上に位置する半導体膜4の幅が、ゲート電極2上に位置するソース電極6aの幅とドレイン電極6bの幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜の幅方向に凹凸部4a,4bを有して形成する。【選択図】 図1
Claim (excerpt)：
逆スタガ構造の薄膜トランジスタにおいて、ソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、前記ゲート電極上に位置する前記ソース電極の幅および前記ドレイン電極の幅の何れよりも広く、かつ前記チャネル領域の両辺縁部の前記半導体膜の幅が凹凸形状を有することを特徴とする薄膜トランジスタ。
IPC (3)：
H01L29/786 ,  G02F1/1368 ,  H01L21/336
FI (3)：
H01L29/78 618C ,  G02F1/1368 ,  H01L29/78 627C
F-Term (52)：
2H092JA26 ,  2H092JA29 ,  2H092JA31 ,  2H092JA32 ,  2H092JA42 ,  2H092JA46 ,  2H092JB51 ,  2H092KA05 ,  2H092MA14 ,  2H092MA15 ,  2H092MA17 ,  2H092NA11 ,  2H092NA24 ,  5F110AA16 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG22 ,  5F110GG23 ,  5F110GG25 ,  5F110GG45 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK22 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110HL07 ,  5F110HL23 ,  5F110NN04 ,  5F110NN24 ,  5F110NN44 ,  5F110NN46 ,  5F110NN47 ,  5F110NN54 ,  5F110NN72 ,  5F110QQ02
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM