Pat
J-GLOBAL ID:200903082313043152
ナノスケールのデバイスを製造するための干渉分析
Inventor:
,
,
,
,
,
,
Applicant, Patent owner:
Agent (2):
山川 政樹
, 山川 茂樹
Gazette classification:公表公報
Application number (International application number):2007543499
Publication number (International publication number):2008522412
Application date: Nov. 21, 2005
Publication date: Jun. 26, 2008
Summary:
本発明は、2つの座標系の間の相対的な空間パラメータを決定するシステム及び方法を特徴としており、この2つの座標系は、モールドと、パターンを生成するようにモールドが利用される基板の領域であってよい。このために、複数のポイントにおける2つの座標系の間の相対的なアライメントを検知し、それらの間の相対的な空間パラメータを決定する。相対的な空間パラメータは、相対的なエリアと相対的な形状を含んでいる。【選択図】図3
Claim (excerpt):
2つの座標系の間の相対的な空間パラメータを決定するシステムにおいて、
複数のポイントにおいて前記2つの座標系の間の相対的なアライメントを検知し、それらの間の相対的な空間パラメータを決定する分析システムであって、前記相対的な空間パラメータは、相対的なエリアと相対的な形状を含む、分析システムを有するシステム。
IPC (3):
H01L 21/027
, G01B 11/00
, G03F 7/20
FI (4):
H01L21/30 502D
, G01B11/00 A
, H01L21/30 525W
, G03F7/20 521
F-Term (12):
2F065AA03
, 2F065BB01
, 2F065CC20
, 2F065FF44
, 2F065FF48
, 2F065GG00
, 2F065JJ00
, 2F065LL41
, 2F065QQ16
, 5F046AA28
, 5F046EC05
, 5F046FC04
Patent cited by the Patent:
Cited by applicant (3)
-
米国公開特許出願第2004-0065976号明細書
-
米国公開特許出願第2004-0065252号明細書
-
米国公開特許出願第2004-0046271号明細書
Cited by examiner (6)
Show all
Return to Previous Page