Pat
J-GLOBAL ID:200903084088835071

絶縁ゲートトランジスタ素子及びその駆動方法

Inventor:
Applicant, Patent owner:
Agent (1): 山本 孝久
Gazette classification:公開公報
Application number (International application number):1998008540
Publication number (International publication number):1998284729
Application date: Jan. 20, 1998
Publication date: Oct. 23, 1998
Summary:
【要約】【課題】論理構造に対応した個別の回路設計を必要とせず、低電源電圧での動作が可能であり、しかも、ゲート閾値電圧の温度変化、ロット間のばらつき、ウエハ内の面内ばらつきによっても動作不良が生じることがなく、高速動作が可能な絶縁ゲートトランジスタ素子を提供する。【解決手段】絶縁ゲートトランジスタ素子は、チャネル形成領域22と、ソース/ドレイン領域23,24と、ゲート領域21と、バイアス付与手段30と、容量性素子40から構成されており、チャネル形成領域22には、不動作時の絶縁ゲートトランジスタ素子のゲート閾値電圧を制御するための電位がバイアス付与手段30を介して印加され、且つ、ゲート領域21に供給される信号と略同相の信号が容量性素子40を介して供給される。
Claim (excerpt):
(イ)チャネル形成領域と、(ロ)該チャネル形成領域と接し、且つ、互いに離間して設けられたソース/ドレイン領域と、(ハ)チャネル形成領域に対向して、絶縁膜を介して設けられたゲート領域と、(ニ)バイアス付与手段と、(ホ)容量性素子、から構成された絶縁ゲートトランジスタ素子であって、チャネル形成領域には、不動作時の絶縁ゲートトランジスタ素子のゲート閾値電圧を制御するための電位が該バイアス付与手段を介して印加され、且つ、チャネル形成領域には、ゲート領域に供給される信号と略同相の信号が該容量性素子を介して供給されることを特徴とする絶縁ゲートトランジスタ素子。
IPC (2):
H01L 29/78 ,  H01L 29/786
FI (4):
H01L 29/78 301 X ,  H01L 29/78 613 Z ,  H01L 29/78 617 N ,  H01L 29/78 626 C
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page