Pat

J-GLOBAL ID：200903084198219422

ESD防止デバイス及びその形成方法

Inventor： ジェフレイ・エス・ブラウン ,  スティーブン・ジェイ・ホルメス ,  ロバート・ケイ・レイディ ,  スティーブン・エイチ・ボルドマン
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 坂口 博 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998120845
Publication number (International publication number)：1999097449
Application date： Apr. 30, 1998
Publication date： Apr. 09, 1999
Summary：

【要約】【課題】 デバイスの小型化を計りながら、ESDデバイスの安定性を高める。【解決手段】 本発明の好適な実施例は従来技術の制限を克服し、ESDパルスにより生じる温度勾配及び大きいESDパルスによって生じる熱暴走の可能性を小さくすることによって、ESD(静電気放電)防止デバイスの安定性を高める方法及びデバイスを提供する。好適な実施例によって、SDデバイスのトレンチ分離構造下にインプラントを形成する。インプラントは、電流によって生じて熱暴走につながる加熱を減らし、よってESD防止デバイスの安定性を改良する。インプラントはハイブリッド・レジストを使用して形成される。ハイブリッド・レジストはそのインプラントを形成する方法を与え、マスキング・ステップまたは他の余分な処理は必要ない。またハイブリッド・レジストはウェル領域と自己整合するインプラントを与える。

Claim (excerpt)：

a)半導体基板と、b)前記半導体基板に形成された少なくとも1つの分離領域と、c)前記少なくとも1つの分離領域下に形成された少なくとも1つのインプラントと、を含む、静電気放電防止デバイス。

IPC (6)：

H01L 21/329 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/861

FI (4)：

H01L 29/91 A ,  H01L 27/04 H ,  H01L 27/08 102 F ,  H01L 29/91 K

Patent cited by the Patent：

Cited by examiner (3)

• 静電放電消去回路のトランジスターおよびその製造方法
  Gazette classification：公開公報   Application number：特願平6-253096   Applicant：ヒュンダイエレクトロニクスインダストリーズカムパニーリミテッド
• レジストパターン形成方法
  Gazette classification：公開公報   Application number：特願平6-138901   Applicant：シャープ株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平5-295150   Applicant：松下電子工業株式会社