Pat

J-GLOBAL ID：200903084417206706

半導体装置とその製造方法

Inventor： 杉本 雅裕 ,  加地 徹 ,  中野 由崇 ,  上杉 勉 ,  上田 博之 ,  副島 成雅
Applicant, Patent owner： トヨタ自動車株式会社 ,  株式会社豊田中央研究所
Agent (1)： 特許業務法人快友国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2004210989
Publication number (International publication number)：2006032749
Application date： Jul. 20, 2004
Publication date： Feb. 02, 2006
Summary：

【課題】 ヘテロ構造を備えているとともにIII-V族化合物半導体で構成される半導体装置において、安定的なノーマリオフ動作を実現する。【解決手段】 p-GaN層32とSI-GaN層62とAlGaN層34が積層され、AlGaN層34の表面側にショットキー接続されているゲート電極44を備えている半導体装置である。p-GaN層32とSI-GaN層62よりもAlGaN層34のバンドギャップの方が大きく、さらに、SI-GaN層62は、その不純物濃度が1×1017cm-3以下であることを特徴としている。【選択図】 図1

Claim (excerpt)：

第1層と中間層と第2層が積層され、第2層の表面側に電極が形成されている半導体装置であり、 第1層は、第1導電型の第1種類のIII-V族化合物半導体で構成されており、 中間層は、不純物濃度が1×1017cm-3以下の第1種類のIII-V族化合物半導体で構成されており、 第2層は、第1導電型以外の第2種類のIII-V族化合物半導体で構成されており、 第1種類のIII-V族化合物半導体のバンドギャップよりも第2種類のIII-V族化合物半導体のバンドギャップの方が大きいことを特徴とする半導体装置。

IPC (2)：

H01L 29/812 ,  H01L 21/338

FI (1)：

H01L29/80 B

F-Term (21)：

5F102FA00 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GQ01 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC19 ,  5F102HC21

Patent cited by the Patent：

Cited by applicant (1)

• GaN系半導体装置
  Gazette classification：公開公報   Application number：特願2001-246113   Applicant：古河電気工業株式会社

Cited by examiner (2)

• GaN系半導体装置
  Gazette classification：公開公報   Application number：特願2001-246113   Applicant：古河電気工業株式会社
• トラッピング(trapping)を低減させたIII族窒化物ベースの電界効果トランジスタ(FET)およびトランジスタの製造方法
  Gazette classification：公表公報   Application number：特願2001-557092   Applicant：クリーインコーポレイテッド, ザ・リージェンツ・オブ・ザ・ユニバーシティー・オブ・カリフォルニア

Article cited by the Patent：

Cited by examiner (1)

• Flicker Noise of GaN-Based Heterostructure Field-Effect Transistors With Si-Doped AlGaN Carrier Inje