Pat
J-GLOBAL ID：200903085319741071
半導体デバイスの強誘電性コンデンサ下に位置する導電性プラグを平坦化する方法
Inventor：
,
,
Applicant, Patent owner：
,
Agent (1)：
浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000391447
Publication number (International publication number)：2001223342
Application date： Dec. 22, 2000
Publication date： Aug. 17, 2001
Summary：
【要約】【課題】 半導体デバイスの誘電体層を通る開口に平坦な導電性のビアを製作する方法を提供する。【解決手段】 前記誘電体層の上面及び前記誘電体層における前記開口に第1の導電材料を堆積して前記開口を前記導電材料により実質的に充填する工程と、前記誘電体層上に配置された前記第1の導電材料の一部を除去し、前記誘電体層における前記開口に配置された前記第1の導電材料の一部を除去して前記誘電体層の前記上面下の前記第1の導電材料に凹所を設ける工程と、前記凹所に第2の導電材料を堆積して前記誘電体層の前記上面とほぼ同一平面にほぼ平坦な上面を形成する工程と、前記第2の導電材料上に第3の導電材料を形成して、前記第2の導電材料及び前記第3の導電材料のうちの少なくとも1つが前記第1の導電材料の酸化を防止する拡散障壁として作用する工程とを含む。
Claim (excerpt)：
誘電体層を通る開口に平坦な導電性のビアを製作する方法であって、前記誘電体が上面と底面と複数の側面を有する前記開口とを有する方法において、前記誘電体層の上面及び前記誘電体層における前記開口に、第1の導電材料を堆積して、前記開口を前記導電材料により実質的に充填する工程と、前記誘電体層上に配置された前記第1の導電材料の一部を除去し、かつ前記誘電体層における前記開口に配置された前記第1の導電材料の一部を除去して、前記誘電体層の前記上面下の前記第1の導電材料に凹所を設ける工程と、前記凹所に第2の導電材料を堆積して前記誘電体層の前記上面とほぼ同一平面にほぼ平坦な上面を形成する工程と、前記第2の導電材料上に第3の導電材料を形成して、前記第2の導電材料及び前記第3の導電材料のうちの少なくとも1つが前記第1の導電材料の酸化を防止する拡散障壁として作用する工程とを含む方法。
IPC (2)：
H01L 27/105
, H01L 21/768
H01L 27/10 444 B
, H01L 21/90 C
