Pat

J-GLOBAL ID：200903085731852899

基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法

Inventor： 森川 泰宏 ,  小澤 正則 ,  林 俊雄
Applicant, Patent owner： 株式会社アルバック
Agent (1)： 八木田 茂 (外3名)
Gazette classification：公開公報
Application number (International application number)：2001090336
Publication number (International publication number)：2002289590
Application date： Mar. 27, 2001
Publication date： Oct. 04, 2002
Summary：

【要約】【課題】高いエッチング速度及び選択性を維持させた状態でエッチング時のマイクロトレンチの形成を防止又は低減できしかもテーパー角を精度良くコントロールすることができる半導体基板上に形成されるポーラスシリカを含有する材料の誘電体薄膜のエッチング法を提供する。【解決手段】真空チャンバー内にガスを導入してマイクロ波や高周波により放電プラズマを形成すると共に基板に負のバイアス電圧を印加して、基板上に堆積したポーラスシリカを含有する材料の薄膜をエッチングする方法において、 エッチングガスとして二重結合を持たないフッ素系ガスを使用してエッチングを行うことを特徴としている。

Claim (excerpt)：

真空チャンバー内にガスを導入してマイクロ波や高周波により放電プラズマを形成すると共に基板に負のバイアス電圧を印加して、基板上に堆積したポーラスシリカを含有する材料の薄膜をエッチングする方法において、エッチングガスとして二重結合を持たないフッ素系ガスを使用してエッチングを行うことを特徴とする基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法。

IPC (2)：

H01L 21/3065 ,  H01L 21/3213

FI (2)：

H01L 21/302 F ,  H01L 21/88 D

F-Term (14)：

5F004AA02 ,  5F004AA03 ,  5F004DA00 ,  5F004DA01 ,  5F004DA03 ,  5F004DB00 ,  5F004DB03 ,  5F004EB03 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033RR04 ,  5F033RR29 ,  5F033XX24

Patent cited by the Patent：

Cited by applicant (3)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-321537   Applicant：東京エレクトロン株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-101085   Applicant：富士通株式会社, 株式会社九州富士通エレクトロニクス
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平11-349630   Applicant：ソニー株式会社

Cited by examiner (3)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-321537   Applicant：東京エレクトロン株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-101085   Applicant：富士通株式会社, 株式会社九州富士通エレクトロニクス
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平11-349630   Applicant：ソニー株式会社