Pat
J-GLOBAL ID：200903085985646490

半導体装置及びその製造方法

Inventor：
末 代 知 子

About 末 代 知 子


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (5)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
Gazette classification：公開公報
Application number (International application number)：2003037004
Publication number (International publication number)：2004247593
Application date： Feb. 14, 2003
Publication date： Sep. 02, 2004
Summary：
【課題】アノードショート状態の発生を阻止した、オン電圧特性及びスイッチング特性に優れた半導体装置及びその製造方法を提供する。【解決手段】第2導電型ドレイン層と、前記第2導電型ドレイン層上に形成された第1導電型バッファ層と、前記第1導電型バッファ層上に形成された第1導電型高抵抗層と、前記第1導電型高抵抗層の表面に形成された第2導電型ベース層と、前記第2導電型ベース層の表面に形成された第1導電型ソース層と、前記第1導電型ソース層の表面から前記第1導電型高抵抗層に達するトレンチの内壁に形成された絶縁膜と、前記トレンチの内部に形成されたゲート電極と、前記第2導電型ベース層及び前記第1導電型ソース層の表面に形成されたソース電極と、前記第2導電型ドレイン層の表面に形成されたドレイン電極と、を備え、前記第1導電型バッファ層の不純物濃度を、前記第2導電型ドレイン層側における表面近傍において相対的に低濃度とする。【選択図】 図1
Claim (excerpt)：
第2導電型ドレイン層と、 前記第2導電型ドレイン層上に形成された第1導電型バッファ層と、 前記第1導電型バッファ層上に形成され、前記第1導電型バッファ層よりも不純物濃度の低い第1導電型高抵抗層と、 前記第1導電型高抵抗層の表面領域に形成された第2導電型ベース層と、 前記第2導電型ベース層の表面領域に形成された第1導電型ソース層と、 前記第1導電型ソース層の表面から前記第2導電型ベース層を貫通して前記第1導電型高抵抗層に達するトレンチの底面及び周壁に形成された絶縁膜と、 前記トレンチの内部に前記絶縁膜を介して形成されたゲート電極と、 前記第2導電型ベース層及び前記第1導電型ソース層の表面に形成されたソース電極と、 前記第2導電型ドレイン層の表面に形成されたドレイン電極と、を備え、 前記第1導電型バッファ層の不純物濃度は、前記第2導電型ドレイン層側における表面近傍において相対的に低濃度であることを特徴とする半導体装置。
IPC (2)：
H01L29/78 ,  H01L21/336
FI (4)：
H01L29/78 655B ,  H01L29/78 652L ,  H01L29/78 653A ,  H01L29/78 658A
Patent cited by the Patent：
Cited by examiner (4)
  • 半導体装置およびその製造方法
    Gazette classification：公開公報   Application number：特願平10-074578   Applicant：株式会社東芝
  • 半導体装置
    Gazette classification：公開公報   Application number：特願2001-395241   Applicant：株式会社東芝
  • 半導体装置
    Gazette classification：公開公報   Application number：特願2000-141914   Applicant：株式会社東芝
Show all

Return to Previous Page

TOP

BOTTOM