Pat
J-GLOBAL ID：200903086056252018

半導体装置の形成方法

Inventor：
中村 隆一

About 中村 隆一

, 
松原 亮平

About 松原 亮平


Applicant, Patent owner：
凸版印刷株式会社

About 凸版印刷株式会社


Agent (6)： 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和 ,  鈴木 三義 ,  村山 靖彦
Gazette classification：公開公報
Application number (International application number)：2005096594
Publication number (International publication number)：2005354036
Application date： Mar. 30, 2005
Publication date： Dec. 22, 2005
Summary：
【課題】安価な材料を使用して高価なプロセスの利用を避け、高性能な半導体装置を安価に大量に提供する。【解決手段】少なくとも可撓性絶縁基板1上にゲート電極2を形成する工程と、該ゲート電極表面を平坦化材3で被覆する工程と、該平坦化材及びゲート電極の一部を研磨する工程と、該研磨した平坦化材の表面にゲート絶縁膜4を形成する工程と、該ゲート絶縁膜上にソース・ドレイン電極5を形成する工程と、該ソース・ドレイン電極間に半導体層6を形成する工程を含む形成方法により半導体装置を形成する。【選択図】図3
Claim (excerpt)：
少なくとも、可撓性絶縁基板上にゲート電極を形成する工程と、該ゲート電極表面を平坦化材で被覆する工程と、該平坦化材及びゲート電極の一部を研磨する工程と、該研磨した平坦化材の表面にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にソース・ドレイン電極を形成する工程と、該ソース・ドレイン電極間に半導体層を形成する工程を含むことを特徴とする半導体装置の形成方法。
IPC (5)：
H01L21/336 ,  H01L21/28 ,  H01L21/288 ,  H01L29/786 ,  H01L51/00
FI (7)：
H01L29/78 616K ,  H01L21/28 E ,  H01L21/288 Z ,  H01L29/78 617J ,  H01L29/78 617V ,  H01L29/78 618B ,  H01L29/28
F-Term (37)：
4M104AA09 ,  4M104BB04 ,  4M104BB08 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD51 ,  4M104DD61 ,  4M104DD63 ,  4M104DD78 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH00 ,  5F110AA16 ,  5F110BB20 ,  5F110CC03 ,  5F110DD01 ,  5F110DD02 ,  5F110EE01 ,  5F110EE02 ,  5F110EE42 ,  5F110EE48 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110FF28 ,  5F110GG04 ,  5F110GG05 ,  5F110GG42 ,  5F110GG43 ,  5F110HK01 ,  5F110HK02 ,  5F110HK32 ,  5F110QQ01 ,  5F110QQ06 ,  5F110QQ19
Patent cited by the Patent：
Cited by applicant (3)

Return to Previous Page

TOP

BOTTOM