Pat
J-GLOBAL ID:200903086496004083

半導体ウエハーのチップ分割方法

Inventor:
Applicant, Patent owner:
Agent (1): 松原 等
Gazette classification:公開公報
Application number (International application number):2000099896
Publication number (International publication number):2001284293
Application date: Mar. 31, 2000
Publication date: Oct. 12, 2001
Summary:
【要約】【課題】 分割する半導体チップにおける半導体層の面積を増加させて発光輝度を高めたり、半導体チップの取れ数を増加させたりする。【解決手段】 半導体ウエハー1の半導体層形成側の表面に相対的に溝幅W1の狭い第一分割用溝5をダイシング、エッチング又はブラストにより形成する工程と、半導体ウエハー1の半導体層非形成側の表面であって第一分割用溝5に対応する位置に相対的に溝幅W2の広い第二分割用溝をダイシングにより形成する工程とを含む。
Claim (excerpt):
基板上に半導体層が形成されてなる半導体ウエハーを多数の半導体チップに分割する方法において、前記半導体ウエハーの半導体層形成側の表面に相対的に溝幅の狭い第一分割用溝をダイシング、エッチング又はブラストにより形成する工程と、前記半導体ウエハーの半導体層非形成側の表面であって前記第一分割用溝に対応する位置に相対的に溝幅の広い第二分割用溝をダイシングにより形成する工程とを含むことを特徴とする半導体ウエハーのチップ分割方法。
IPC (4):
H01L 21/301 ,  B24C 1/00 ,  H01L 21/306 ,  H01L 33/00
FI (7):
B24C 1/00 Z ,  H01L 33/00 C ,  H01L 21/78 L ,  H01L 21/306 C ,  H01L 21/78 H ,  H01L 21/78 S ,  H01L 21/78 Q
F-Term (14):
5F041AA04 ,  5F041AA41 ,  5F041CA04 ,  5F041CA05 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F041CA76 ,  5F043AA16 ,  5F043AA30 ,  5F043DD30 ,  5F043FF01 ,  5F043GG01 ,  5F043GG10
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page