ハロー注入を有するシリコン上半導体トランジスタ

Inventor： , ,
Applicant, Patent owner：
Agent (1)：中村稔 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997055947
Publication number (International publication number)：1998004198
Application date： Mar. 11, 1997
Publication date： Jan. 06, 1998
Summary：

【要約】【課題】シリコン上半導体トランジスタデバイス及びその製造方法を提供することである。【解決手段】絶縁体上半導体トランジスタ(100)は、半導体サブストレート(32)を覆っている絶縁層(34)上に形成された半導体メサ(36)を含む。第1の導電型のソース及びドレイン領域(66、68)がメサの両端に形成される。第2の導電型のボディノード(50)が、メサ内のソース領域とドレイン領域との間に位置している。ゲート絶縁体(40)及びゲート電極(46)が、ボディノード上に横たわっている。ハロー注入(54、56)がソース領域及びドレイン領域をボディノードまたはチャネル領域から完全に分離するように配置され、短チャネル効果を改善する。

Claim (excerpt)：

絶縁層と、上記絶縁層に接する第1の表面、及び上記第1の表面とは反対側の第2の表面を有する半導体メサと、を備えているトランジスタであって、上記半導体メサは、上記半導体メサ内にあって第1の導電型の第1のソース/ドレイン領域と、上記半導体メサ内にあって上記第1の導電型の第2のソース/ドレイン領域と、上記絶縁層に接触し、上記メサの上記第2の表面まで伸び、上記第1のソース/ドレイン領域と第2のソース/ドレイン領域との間に位置し、第2の導電型であって第1のドーパントレベルのボディ領域と、上記第1のソース/ドレイン領域と上記ボディ領域との間に配置されていて上記第1のソース/ドレイン領域を上記ボディ領域から完全に分離し、上記第2の導電型であって上記第1のドーパントレベルに実質的に等しいか、またはそれより高いドーパントレベルの第1の注入領域と、を備えていることを特徴とするトランジスタ。

IPC (6)：

H01L 29/786 , H01L 21/265 , H01L 27/12 , H01L 21/331 , H01L 29/73 , H01L 21/336

FI (6)：

H01L 29/78 618 F , H01L 27/12 Z , H01L 21/265 W , H01L 29/72 , H01L 29/78 616 A , H01L 29/78 617 A

Patent cited by the Patent：

Cited by examiner (4)

MIS型半導体装置
Gazette classification：公開公報 Application number：特願平5-048960 Applicant：株式会社日立製作所
特開昭64-089464
C-MOS薄膜トランジスタおよびその作製方法
Gazette classification：公開公報 Application number：特願平5-314202 Applicant：株式会社リコー

Show all

Return to Previous Page