Pat
J-GLOBAL ID：200903087355543114
不揮発性メモリ装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
萩原 誠
Gazette classification：公開公報
Application number (International application number)：1997218477
Publication number (International publication number)：1998079496
Application date： Aug. 13, 1997
Publication date： Mar. 24, 1998
Summary：
【要約】【課題】 2つのビットライン間で比較的広くピッチマージンを持ってメモリセルストリングが構成される不揮発性メモリ装置を提供する。【解決手段】 一対の隣接した2つのメモリセルストリングが1つのビットラインに共通に接続される構造を持つ。そして、2つのビットラインの間の比較的広いピッチマージンを得るためにメモリセルストリングは選択的に駆動される。そして、導電プレート層が各メモリセルストリングに沿って、あるいはワードラインに印加される比較的低いプログラム電圧にメモリセルを駆動するために、一対のメモリセルストリングに沿って形成される。
Claim (excerpt)：
相互に並列に配列された複数のメモリセルストリングと、複数のビットラインとを備え、前記メモリセルストリングの各々がソースコンタクト、ビットラインコンタクト及び各メモリセルストリングのメモリセルのグループを選択するための複数の選択トランジスタとを有し、前記選択トランジスタとフローティングゲートメモリセルとが前記ソース及び前記ビットラインコンタクトの間に直列に連結され、各ビットラインが一対の隣接した2つのメモリセルストリングを共有するように前記ビットライン各々が前記一対の隣接した2つのメモリセルストリングに共通に接続され、前記一対のメモリセルストリング中、第1メモリセルストリングの前記複数の選択トランジスタは第1、第2及び第3選択トランジスタを具備し、前記第1メモリセルストリングの前記第1及び第2選択トランジスタは前記ビットラインコンタクトと前記メモリセルの両端中の一端に直列に接続され、そして前記第1メモリセルストリングの前記第3選択トランジスタは前記ソースコンタクトと前記両端中の他の端との間に接続され、前記一対のメモリセルストリング中、第2メモリセルストリングの前記複数の選択トランジスタは第1、第2及び第3選択トランジスタを具備し、前記第2メモリセルストリングの前記第1及び第2選択トランジスタは前記ビットラインコンタクトと前記メモリセルの両端中の一端に直列に接続され、そして、前記第2メモリセルストリングの前記第3選択トランジスタは前記ソースコンタクトと前記両端の他の端との間に接続されるマルチレベルセル構造を持つことを特徴とする不揮発性メモリ装置。
IPC (4)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
Cited by examiner (6)
-
電気的消去可能でプログラム可能なリードオンリメモリ
Gazette classification：公開公報
Application number：特願平7-107713
Applicant：三星電子株式会社
-
特開平2-112286
-
不揮発性半導体記憶装置
Gazette classification：公開公報
Application number：特願平6-207765
Applicant：株式会社東芝
-
半導体装置
Gazette classification：公開公報
Application number：特願平6-148098
Applicant：株式会社東芝
-
特開平2-112286
-
特開平2-112286
Show all
Article cited by the Patent：
Return to Previous Page
