Pat
J-GLOBAL ID：200903087866470409

可変抵抗材料セルの製造方法

Inventor：
クリスティー エイ キャンベル

About クリスティー エイ キャンベル


Applicant, Patent owner：
マイクロン テクノロジー インコーポレイテッド

About マイクロン テクノロジー インコーポレイテッド


Agent (7)： 杉村 興作 ,  高見 和明 ,  徳永 博 ,  岩佐 義幸 ,  藤谷 史朗 ,  来間 清志 ,  冨田 和幸
Gazette classification：公表公報
Application number (International application number)：2003577339
Publication number (International publication number)：2005521245
Application date： Mar. 12, 2003
Publication date： Jul. 14, 2005
Summary：
本発明は、データ保持特性の改善及び高い切替速度を有するメモリセル(400)や可変抵抗材料を製造するための方法及び装置に関する。本発明の実施の形態によるメモリセル(400)では、セレン化ゲルマニウム(GeXSe(1-x))のようなセレン化銀(406)とカルコゲニド・ガラス(404)とが、アクティブ層に混合されて、電極(402,410)間に加えられた電位の存在によって、導電性経路の形成を維持する。本発明の実施の形態は、セレン化銀層(406)及びガラス層(404)の厚さに対して比較的広範で、有利に構成することができる。
Claim (excerpt)：
メモリセルであって、 基板本体上に堆積された第1電極と、 前記第1電極とともに前記メモリセルにアクセスする第2電極と、 前記第1電極と前記第2電極との間に配置され、メモリセル本体の第1部分を形成する銀カルコゲニドの第1層と、 前記メモリセル本体の第2部分を形成し、前記第1電極と前記第2電極との間に配置されたカルコゲニド・ガラスの第2層とを具え、前記カルコゲニド・ガラスによって、前記第1電極と前記第2電極との間に加えられた電位に応答して前記第1電極と前記第2電極との間に導電性経路を形成できるようにしたことを特徴とするメモリセル。
IPC (2)：
H01L27/10 ,  H01L45/00
FI (2)：
H01L27/10 448 ,  H01L45/00 A
F-Term (4)：
5F083FZ10 ,  5F083JA39 ,  5F083JA40 ,  5F083PR22
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM