Pat
J-GLOBAL ID:200903088633603090

半導体装置および半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (3): 森 哲也 ,  内藤 嘉昭 ,  崔 秀▲てつ▼
Gazette classification:公開公報
Application number (International application number):2003327754
Publication number (International publication number):2005093874
Application date: Sep. 19, 2003
Publication date: Apr. 07, 2005
Summary:
【課題】 低電圧駆動を可能としつつ、ドレイン耐圧を向上させる。【解決手段】 単結晶半導体層3の薄膜領域R1側にソース層10aを形成するとともに、単結晶半導体層3の厚膜領域R2側にドレイン層10bを形成し、ゲート電極7の一端が薄膜領域R1にかかるとともに、ゲート電極7の他端が厚膜領域R2にかかるようにして、ゲート電極7を傾斜面3a上に配置する。【選択図】 図2
Claim (excerpt):
絶縁層上の半導体層に電界効果型トランジスタが形成された半導体装置において、 前記電界効果型トランジスタのドレイン層側の半導体層の膜厚がソース層側の半導体層の膜厚に比べて厚いことを特徴とする半導体装置。
IPC (2):
H01L29/786 ,  H01L21/336
FI (4):
H01L29/78 616T ,  H01L29/78 618C ,  H01L29/78 616A ,  H01L29/78 616L
F-Term (37):
5F110AA02 ,  5F110AA13 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE22 ,  5F110EE32 ,  5F110EE41 ,  5F110EE44 ,  5F110EE45 ,  5F110FF12 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110GG12 ,  5F110GG22 ,  5F110GG52 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ07 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK33 ,  5F110HK40 ,  5F110HM05 ,  5F110HM12 ,  5F110HM15 ,  5F110QQ11 ,  5F110QQ17
Patent cited by the Patent:
Cited by applicant (1)
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平3-274136   Applicant:株式会社東芝
Cited by examiner (4)
Show all

Return to Previous Page