Pat
J-GLOBAL ID：200903089478061028

擬似乱数発生回路

Inventor：
嶋崎 真也

About 嶋崎 真也


Applicant, Patent owner：
NECマイクロシステム株式会社

About NECマイクロシステム株式会社


Agent (3)： 金田 暢之 ,  伊藤 克博 ,  石橋 政幸
Gazette classification：公開公報
Application number (International application number)：2003095596
Publication number (International publication number)：2004302915
Application date： Mar. 31, 2003
Publication date： Oct. 28, 2004
Summary：
【課題】高い乱数性が得られ、かつ生成された乱数列から回路構成を解析することがより困難な擬似乱数発生回路を提供する。【解決手段】直列に接続された複数のレジスタ、該レジスタの所定出力の排他的論理和を出力する第1の排他的論理和回路、及び外部から供給される入力データと第1の排他的論理和回路の出力信号との排他的論理和を複数のレジスタのうちの先頭のレジスタに入力する第2の排他的論理和回路を備えたリニアフィードバックレジスタと、一定周期の第1のクロック、及び第1のクロックに同期させた第1のクロックと異なる周波数の第2のクロックを用いて、リニアフィードバックレジスタを動作させるためのクロックであるシフトクロック及び前記入力データを生成する信号生成回路とを有する構成とする。【選択図】 図1
Claim (excerpt)：
直列に接続された複数のレジスタ、前記レジスタの所定出力の排他的論理和を出力する第1の排他的論理和回路、及び外部から供給される入力データと前記第1の排他的論理和回路の出力信号との排他的論理和を前記複数のレジスタのうちの先頭のレジスタに入力する第2の排他的論理和回路を備えたリニアフィードバックレジスタと、 一定周期の第1のクロック、及び前記第1のクロックに同期させた前記第1のクロックと異なる周波数の第2のクロックを用いて、前記リニアフィードバックレジスタを動作させるためのクロックであるシフトクロック及び前記入力データを生成する信号生成回路と、 を有する擬似乱数発生回路。
IPC (2)：
G06F7/58 ,  G09C1/00
FI (2)：
G06F7/58 C ,  G09C1/00 650B
F-Term (7)：
5J049CA03 ,  5J049CC01 ,  5J104AA18 ,  5J104FA01 ,  5J104GA04 ,  5J104NA04 ,  5J104NA23
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM