Pat

J-GLOBAL ID：200903089951429003

マルチチップモジュール

Inventor： 桐谷 政秀
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (3)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2003182022
Publication number (International publication number)：2005017099
Application date： Jun. 26, 2003
Publication date： Jan. 20, 2005
Summary：

【課題】配線の良否をテストするために必要な端子数を少なくしつつ、配線の良否をテストする。【解決手段】セレクタ12aは、その入力端Aへテスト信号TDIが与えられ、その入力端Bが内部ロジック回路11の出力端13aに、その出力端Oが配線31aを介して内部ロジック回路21の入力端24aに、それぞれ接続される。セレクタ22aは、その入力端Aが配線31aに、その入力端Bが内部ロジック回路21の出力端24aに、その出力端Oが配線32aを介して内部ロジック回路11の信号入力端14aに、それぞれ接続される。セレクタ12a,22aはテストモード信号TMSに基づいて、それぞれの入力端A,Bに与えられた信号の内のいずれか一方を出力端Oから出力する。【選択図】 図1

Claim (excerpt)：

第1チップと、 第2チップと、 いずれも前記第1チップ及び前記第2チップの間を接続する第1配線及び第2配線とを備えるマルチチップモジュールであって、 前記第1チップは 出力端及び入力端を有する内部回路と、 第1入力端、前記第1チップの前記内部回路の前記出力端と接続される第2入力端、前記第1入力端に与えられた信号と前記第2入力端に与えられた信号とを選択して出力する出力端とを有するセレクタとを含み、 前記第2チップは 出力端及び入力端を有する内部回路と、 前記第2チップの前記内部回路の前記入力端と接続される第1入力端、前記第2チップの前記内部回路の前記出力端と接続される第2入力端、出力端とを有するセレクタとを含み、 前記第1チップの前記セレクタの前記出力端は前記第1配線を介して前記第2チップの前記内部回路の前記入力端に接続され、 前記第2チップの前記セレクタの前記出力端は前記第2配線を介して前記第1チップの前記内部回路の前記入力端に接続され、 前記第1チップの前記セレクタがその前記第1入力端に与えられた信号をその前記出力端へ出力する場合には、前記第2チップの前記セレクタがその前記第1入力端に与えられた信号をその前記出力端へ出力し、 前記第1チップの前記セレクタがその前記第2入力端に与えられた信号をその前記出力端へ出力する場合には、前記第2チップの前記セレクタがその前記第2入力端に与えられた信号をその前記出力端へ出力する、マルチチップモジュール。

IPC (3)：

G01R31/28 ,  H01L21/822 ,  H01L27/04

FI (2)：

G01R31/28 U ,  H01L27/04 T

F-Term (14)：

2G132AA14 ,  2G132AB01 ,  2G132AD15 ,  2G132AG09 ,  2G132AK07 ,  2G132AL12 ,  5F038BE01 ,  5F038DF01 ,  5F038DF17 ,  5F038DT02 ,  5F038DT04 ,  5F038DT11 ,  5F038EZ07 ,  5F038EZ20

Patent cited by the Patent：

Cited by examiner (4)

• マルチチップモジュール
  Gazette classification：公開公報   Application number：特願平6-235380   Applicant：三菱電機株式会社
• 集積回路
  Gazette classification：公開公報   Application number：特願2001-124465   Applicant：沖電気工業株式会社
• IC接続試験方法
  Gazette classification：公開公報   Application number：特願平9-347501   Applicant：日本電気エンジニアリング株式会社
• 特開平1-237472