Pat
J-GLOBAL ID:200903091089510547

電界効果トランジスタ

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公開公報
Application number (International application number):1999133182
Publication number (International publication number):2000323704
Application date: May. 13, 1999
Publication date: Nov. 24, 2000
Summary:
【要約】【課題】 ゲート電流の増加を抑制してゲート耐圧を向上させる。【解決手段】 電子供給層104上に、膜厚4nmのInAlPからなる中間層106aと、膜厚1nmのInPからなる中間層106bとを備える。
Claim (excerpt):
半導体基板上に形成されたチャネル層と、このチャネル層上に形成されたゲート電極と、このゲート電極を挾んで前記チャネル層上に形成された第1および第2の半導体層と、前記第1および第2の半導体層上にオーミック接続して形成されたソース電極およびドレイン電極と、前記チャネル層と前記第1および第2の半導体層との間に配置されたインジウムとアルミニウムとリンとから構成された化合物半導体よりなる中間層とを少なくとも備えたことを特徴とする電界効果トランジスタ。
IPC (3):
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
F-Term (18):
5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ06 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR10 ,  5F102GS04 ,  5F102GV05 ,  5F102HC01 ,  5F102HC04 ,  5F102HC15 ,  5F102HC16
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page