Pat
J-GLOBAL ID:200903091283935079

半導体基板の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 八田 幹雄 (外4名)
Gazette classification:公開公報
Application number (International application number):2002059204
Publication number (International publication number):2002299267
Application date: Mar. 05, 2002
Publication date: Oct. 11, 2002
Summary:
【要約】【課題】 半導体基板の製造方法を提供する。【解決手段】 ベース基板を準備する第1段階と、前記準備されたベース基板上に第1緩衝層を形成する第2段階と、前記第1緩衝層上に半導体層を形成する第3段階と、前記ベース基板を分離する第4段階とを含む半導体基板の製造方法である。
Claim (excerpt):
ベース基板を準備する第1段階と、前記ベース基板上に第1緩衝層を形成する第2段階と、前記第1緩衝層上に半導体層を形成する第3段階と、前記ベース基板を分離する第4段階とを含むことを特徴とする半導体基板の製造方法。
IPC (2):
H01L 21/205 ,  C30B 29/38
FI (2):
H01L 21/205 ,  C30B 29/38 D
F-Term (22):
4G077AA03 ,  4G077BE15 ,  4G077DB01 ,  4G077EB01 ,  4G077EF03 ,  4G077EF04 ,  4G077FJ03 ,  4G077TB03 ,  4G077TC14 ,  4G077TC16 ,  4G077TK01 ,  4G077TK11 ,  5F045AA04 ,  5F045AB14 ,  5F045AC19 ,  5F045AF02 ,  5F045AF09 ,  5F045BB12 ,  5F045CA10 ,  5F045CA12 ,  5F045CB02 ,  5F045DA53
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (4)
Show all

Return to Previous Page