Pat
J-GLOBAL ID:200903091284198086

半導体装置の製造方法および半導体装置および半導体ウェハ

Inventor:
Applicant, Patent owner:
Agent (1): 新居 広守
Gazette classification:公開公報
Application number (International application number):2004241499
Publication number (International publication number):2005101567
Application date: Aug. 20, 2004
Publication date: Apr. 14, 2005
Summary:
【課題】 破壊限界以上の歪が加わった場合においても、クラックの影響を軽減して歩留り率の高い半導体装置を形成することが可能な半導体装置やクラック発生の抑制が可能な半導体装置の製造方法などを提供する。【解決手段】 基板上の複数の半導体層からなるデバイス領域に形成される半導体装置の製造方法であって、デバイス領域の周囲の基板上に溝を形成する溝形成ステップと、デバイス領域に半導体層を成長させる半導体成長ステップとを有する。【選択図】 図2
Claim (excerpt):
複数の半導体層からなるデバイス領域に形成される半導体装置の製造方法であって、 デバイス領域の周囲に溝が形成されている基板を用いて、前記デバイス領域に半導体層を成長させる半導体成長ステップ を有することを特徴とする半導体装置の製造方法。
IPC (1):
H01L33/00
FI (1):
H01L33/00 C
F-Term (5):
5F041AA40 ,  5F041CA04 ,  5F041CA40 ,  5F041CA65 ,  5F041CA74
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (1)
  • 窒化物系半導体素子
    Gazette classification:公開公報   Application number:特願2001-239326   Applicant:三洋電機株式会社

Return to Previous Page