半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：若林忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997326228
Publication number (International publication number)：1999163328
Application date： Nov. 27, 1997
Publication date： Jun. 18, 1999
Summary：

【要約】【課題】チャネル長をゲート寸法に依存することなく、リソグラフィーで形成可能な最小寸法よりさらに微細化し、かつゲート酸化膜の信頼性の低下を防止し得る半導体装置及びその製造方法を提供する。【解決手段】MOS型半導体装置において、ゲート電極の下部に、リソグラフィー技術で形成可能な最小寸法よりも微細に形成したチャネル部拡散層を有し、チャネル部以外のゲート電極の下部にはLDD拡散層を有することを特徴とする。

Claim (excerpt)：

MOS型半導体装置において、ゲート電極の下部に、リソグラフィー技術で形成可能な最小寸法よりも微細に形成したチャネル部拡散層を有し、チャネル部以外のゲート電極の下部にはLDD拡散層を有することを特徴とする、MOS型半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (2)：

H01L 29/78 301 L , H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (7)

特開平4-010553
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平6-225891 Applicant：日本電気株式会社
メモリ素子の製造方法
Gazette classification：公開公報 Application number：特願平6-244949 Applicant：エルジイ・セミコン・カンパニイ・リミテッド

Show all

Return to Previous Page