Pat

J-GLOBAL ID：200903091798134800

半導体装置およびそれを用いた半導体集積回路

Inventor： 河原 尊之 ,  山岡 雅直
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (1)： ポレール特許業務法人
Gazette classification：公開公報
Application number (International application number)：2005222708
Publication number (International publication number)：2007042730
Application date： Aug. 01, 2005
Publication date： Feb. 15, 2007
Summary：

【課題】バックゲートを有するMOSを、回路の動作特性に応じて使い分け、幅広い温度範囲にて高速かつ低電力なLSIを実現する。【解決手段】薄膜埋め込み酸化膜層を持つFD-SOIを使用し、薄膜埋め込み酸化膜層の下層半導体領域をバックゲートとし、論理回路ブロックにおいてブロック中の負荷の軽い論理回路にはバックゲートの電圧をブロック活性化に合わせてブロック外から制御する。このバックゲート駆動信号を発生する回路、及び回路ブロック出力部など負荷の重い論理回路には、ゲートとバックゲートとを接続したトランジスタを用い、そのゲート入力信号でバックゲートを直接制御する。【選択図】図1

Claim (excerpt)：

半導体基板上に、埋め込み酸化膜を介して形成された第1半導体層と、前記第1半導体層に形成され、前記第1半導体層の厚さを有するソース領域およびドレイン領域と、前記ソース領域およびドレイン領域に挟まれるように形成されたチャネル領域と、該チャネル領域の第1主面側に形成された第1ゲートと、前記埋め込み酸化膜の下面に接して形成された導電層からなる第2ゲートと、前記第1半導体層の周囲を囲むように前記半導体基板に形成された絶縁分離層とを有する完全空乏型SOI・MOSトランジスタを備え、 前記第1ゲートが前記第2ゲートに電気的に接続された第1のMOSトランジスタで構成された第1の回路と、 前記第1ゲートおよび前記第2ゲートのそれぞれが電気的に独立に制御される第2のMOSトランジスタで構成された第2の回路と、を有し、 前記第2の回路の第2ゲートが、前記第1の回路により制御される半導体装置。

IPC (8)：

H01L 29/786 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 27/08 ,  H01L 21/824 ,  H01L 27/11 ,  H01L 27/108 ,  H01L 27/10

FI (9)：

H01L29/78 617N ,  H01L27/08 321B ,  H01L27/08 331E ,  H01L27/08 321A ,  H01L29/78 613B ,  H01L29/78 613A ,  H01L27/10 381 ,  H01L27/10 321 ,  H01L27/10 461

F-Term (60)：

5F048AA00 ,  5F048AA01 ,  5F048AA07 ,  5F048AA08 ,  5F048AB01 ,  5F048AB03 ,  5F048AB04 ,  5F048AC01 ,  5F048AC04 ,  5F048AC10 ,  5F048BA12 ,  5F048BA13 ,  5F048BA16 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB14 ,  5F048BC11 ,  5F048BE08 ,  5F048BE09 ,  5F048BG07 ,  5F048BG13 ,  5F048DA23 ,  5F083AD69 ,  5F083BS01 ,  5F083BS27 ,  5F083GA05 ,  5F083GA09 ,  5F083HA02 ,  5F083HA03 ,  5F083JA02 ,  5F083JA06 ,  5F083JA35 ,  5F083JA40 ,  5F083JA53 ,  5F083NA01 ,  5F083ZA13 ,  5F110AA01 ,  5F110AA08 ,  5F110AA09 ,  5F110BB03 ,  5F110BB04 ,  5F110BB07 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE05 ,  5F110EE30 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110HK01 ,  5F110HK05 ,  5F110NN62 ,  5F110NN65 ,  5F110NN72 ,  5F110NN78

Patent cited by the Patent：

Cited by applicant (2)

• 液晶表示装置
  Gazette classification：公開公報   Application number：特願平10-303452   Applicant：ソニー株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平10-005986   Applicant：株式会社東芝

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平10-370035   Applicant：株式会社東芝
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2000-096444   Applicant：株式会社東芝
• 半導体装置
  Gazette classification：公開公報   Application number：特願2003-381083   Applicant：株式会社ルネサステクノロジ