半導体装置

Inventor： , ,
Applicant, Patent owner：
Agent (2)：小川勝男 , 田中恭助
Gazette classification：公開公報
Application number (International application number)：2003381083
Publication number (International publication number)：2004207694
Application date： Nov. 11, 2003
Publication date： Jul. 22, 2004
Summary：

【課題】完全空乏型SOI基板では、MISFETのしきい値は、バルクシリコンのMISFETのようにチャネルの不純物濃度では制御できないため、回路毎に最適なしきい値を設定することが困難であるという問題があった。【解決手段】メモリセルを構成するPチャネル型MISFETのゲート電極は、N型のポリシリコンで、Nチャネル型MISFETのゲート電極はP型のポリシリコンで形成される。周辺回路や論理回路の、Pチャネル型MISFETおよびNチャネル型MISFETのゲート電極はP型のシリコンゲルマニウムで形成されることを特徴とする半導体装置。【効果】本発明によれば、SOI基板を使って回路毎に最適なしきい値を得ることができ、SOI基板の特性を最大限に利用することが可能となる。【選択図】図11

Claim (excerpt)：

複数のワード線と、第1と第2ビット線と、複数のメモリセルとを具備し、前記複数のメモリセルの各々は、Pチャネル型の第1と第2MISFETと、Nチャネル型の第3、第4、第5と第6MISFETとを具備し、前記第1と第3MISFETのドレインと前記第2と第4MISFETのゲートは接続され、前記第1と第3MISFETのゲートと前記第2と第4MISFETのドレインは接続され、前記第5MISFETのソース・ドレイン経路は前記第1ビット線と第3MISFETのドレインとの間に接続され、前記第6MISFETのソース・ドレイン経路は前記第2ビット線と第4MISFETのドレインとの間に接続され、前記第1乃至第4MISFETのチャネルが形成される領域はフローティング状態であり、前記第5と第6MISFETのチャネルが形成される領域に電位を供給する第1配線が接続されていることを特徴とする半導体装置。

IPC (10)：

H01L27/10 , H01L21/336 , H01L21/762 , H01L21/8238 , H01L21/8244 , H01L27/08 , H01L27/092 , H01L27/11 , H01L27/12 , H01L29/786

FI (15)：

H01L27/10 481 , H01L27/10 461 , H01L27/08 331E , H01L27/12 F , H01L27/12 L , H01L27/10 381 , H01L27/08 321D , H01L29/78 613B , H01L29/78 622 , H01L29/78 626Z , H01L29/78 613A , H01L29/78 617M , H01L29/78 627D , H01L29/78 626C , H01L21/76 D

F-Term (78)：

5F032AA01 , 5F032AB05 , 5F032BA08 , 5F032CA03 , 5F032CA17 , 5F032CA20 , 5F048AA01 , 5F048AA06 , 5F048AB01 , 5F048AB03 , 5F048AB04 , 5F048AB06 , 5F048AB07 , 5F048AB08 , 5F048AB10 , 5F048AC03 , 5F048AC04 , 5F048BA16 , 5F048BB04 , 5F048BB06 , 5F048BB07 , 5F048BB14 , 5F048BB15 , 5F048BB16 , 5F048BB18 , 5F048BB20 , 5F048BC16 , 5F048BD04 , 5F048BD07 , 5F048BE02 , 5F048BE03 , 5F048BE09 , 5F048BF15 , 5F048BF16 , 5F048BF17 , 5F048BF18 , 5F048BG13 , 5F083BS02 , 5F083BS26 , 5F083BS27 , 5F083BS29 , 5F083BS35 , 5F083GA06 , 5F083GA18 , 5F083HA02 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083NA01 , 5F083ZA03 , 5F083ZA05 , 5F083ZA07 , 5F083ZA12 , 5F083ZA13 , 5F110AA08 , 5F110AA15 , 5F110BB04 , 5F110BB07 , 5F110BB20 , 5F110CC02 , 5F110CC09 , 5F110DD05 , 5F110DD13 , 5F110DD22 , 5F110DD24 , 5F110DD30 , 5F110EE08 , 5F110EE09 , 5F110EE30 , 5F110FF02 , 5F110GG02 , 5F110GG12 , 5F110GG28 , 5F110GG60 , 5F110NN62 , 5F110NN66 , 5F110NN78 , 5F110QQ17

Patent cited by the Patent：

Cited by applicant (5)

半導体集積回路装置
Gazette classification：公開公報 Application number：特願平11-229780 Applicant：株式会社日立製作所
半導体装置とその製造方法
Gazette classification：公開公報 Application number：特願平5-252819 Applicant：株式会社日立製作所
半導体装置及び半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平11-206528 Applicant：日本電気株式会社

Show all

Cited by examiner (4)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-052511 Applicant：株式会社東芝
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2000-012574 Applicant：株式会社日立製作所
半導体集積回路装置およびそれを用いたコンピュータシステム、ならびに半導体集積回路装置の製造方法
Gazette classification：公開公報 Application number：特願平7-289613 Applicant：株式会社日立製作所

Show all

Return to Previous Page