Pat

J-GLOBAL ID：200903092159290422

半導体装置及びその製造方法

Inventor： 鉢嶺 清太 ,  清水 昭博 ,  大木 長斗司 ,  酒井 哲 ,  山本 直樹
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：2002076182
Publication number (International publication number)：2003273240
Application date： Mar. 19, 2002
Publication date： Sep. 26, 2003
Summary：

【要約】【課題】 n型FET及びp型FETのドレイン電流の増加(電流駆動能力の向上)を図る。【解決手段】 半導体基板に形成されたn型及びp型FETを有する半導体装置の製造であって、前記p型FETのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記n型及びp型FET上にこれらのゲート電極を覆うようにして、前記n型FETのチャネル形成領域に引っ張り応力を発生させる第1の絶縁膜を形成する(a)工程と、エッチング処理を施して、前記p型FET上の前記第1の絶縁膜を選択的に除去する(b)工程と、前記n型及びp型FET上にこれらのゲート電極を覆うようにして、前記p型FETのチャネル形成領域に圧縮応力を発生させる第2の絶縁膜を形成する(c)工程と、前記n型FET上の前記第2の絶縁膜を選択的に除去する(d)工程とを有する。

Claim (excerpt)：

半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、前記pチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第1の絶縁膜を形成する(a)工程と、エッチング処理を施して、前記pチャネル導電型電界効果トランジスタ上の前記第1の絶縁膜を選択的に除去する(b)工程と、前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第2の絶縁膜を形成する(c)工程と、前記nチャネル導電型電界効果トランジスタ上の前記第2の絶縁膜を選択的に除去する(d)工程とを有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (3)：

H01L 27/08 321 A ,  H01L 29/78 301 N ,  H01L 27/08 321 C

F-Term (54)：

5F048AA08 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048AC04 ,  5F048BA01 ,  5F048BA16 ,  5F048BB02 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BD07 ,  5F048BE03 ,  5F048BF06 ,  5F048BG14 ,  5F048DA25 ,  5F048DA27 ,  5F140AA08 ,  5F140AA09 ,  5F140AA39 ,  5F140AB03 ,  5F140AC32 ,  5F140BA01 ,  5F140BC06 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG30 ,  5F140BG34 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK27 ,  5F140BK29 ,  5F140BK34 ,  5F140CB04 ,  5F140CB08 ,  5F140CC00 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC12 ,  5F140CE07 ,  5F140CF04

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2001-249799   Applicant：日本電気株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平11-011913   Applicant：日本電気株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-310662   Applicant：日本電気株式会社
• 特開平4-241453
  

Article cited by the Patent：

Cited by examiner (1)

• Local Mechanical-Stress Control(LMC):A New Technique for CMOS-Performance Enhancement