半導体装置の作製方法

Inventor： , , , , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2000270849
Publication number (International publication number)：2002083773
Application date： Sep. 06, 2000
Publication date： Mar. 22, 2002
Summary：

【要約】【課題】下地酸化窒化シリコン膜(1)\下地酸化窒化シリコン膜(2)\非晶質シリコン膜の3層連続成膜により、各界面が清浄に保たれ、TFTの電気的特性やその安定性が向上するが、3層連続成膜をおこなった非晶質シリコン膜は単層で成膜したときに比べ、不純物濃度が高い。【解決手段】3層連続成膜で、非晶質シリコン膜の成膜前にAr/H2プラズマ処理を行うことにより、反応室中の残留ガスを取り除き、3層連続成膜時の非晶質シリコン膜中の不純物濃度を減少させる。

Claim (excerpt)：

基板上に絶縁膜を形成する第1の工程と、前記第1の工程後、希ガスとH2を用いてプラズマ処理を行う第2の工程と、前記第2の工程後、前記絶縁膜上に非晶質シリコン膜を形成する第3の工程と、前記非晶質シリコン膜を結晶化する第4の工程とを有する半導体装置の作製方法であって、前記第1乃至前記第3の工程は同一成膜室において連続処理されることを特徴とする半導体装置の作製方法。

IPC (6)：

H01L 21/205 , G02F 1/1368 , H01L 21/20 , H01L 21/316 , H01L 29/786 , H01L 21/336

FI (7)：

H01L 21/205 , H01L 21/20 , H01L 21/316 P , G02F 1/136 500 , H01L 29/78 626 C , H01L 29/78 627 B , H01L 29/78 627 G

F-Term (135)：

2H092GA59 , 2H092HA28 , 2H092JA26 , 2H092JA33 , 2H092JA35 , 2H092JA39 , 2H092JB57 , 2H092JB58 , 2H092JB67 , 2H092KA05 , 2H092KA10 , 2H092KA18 , 2H092KA22 , 2H092KB22 , 2H092MA08 , 2H092MA17 , 2H092MA20 , 2H092MA30 , 2H092MA41 , 2H092NA07 , 2H092NA17 , 2H092NA19 , 2H092NA27 , 2H092PA01 , 2H092PA03 , 2H092PA12 , 2H092RA05 , 5F045AA08 , 5F045AB04 , 5F045AB32 , 5F045AB34 , 5F045AC01 , 5F045BB12 , 5F045BB14 , 5F045BB18 , 5F045CA15 , 5F045HA06 , 5F045HA08 , 5F045HA16 , 5F045HA18 , 5F045HA22 , 5F052AA02 , 5F052AA11 , 5F052BB02 , 5F052BB07 , 5F052CA10 , 5F052DA02 , 5F052DB03 , 5F052EA12 , 5F052FA06 , 5F052JA01 , 5F058BA05 , 5F058BB05 , 5F058BB06 , 5F058BB07 , 5F058BC02 , 5F058BC08 , 5F058BC11 , 5F058BF07 , 5F058BF23 , 5F058BF25 , 5F058BF29 , 5F058BH16 , 5F058BH20 , 5F058BJ10 , 5F110AA16 , 5F110AA28 , 5F110BB02 , 5F110CC02 , 5F110CC08 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE09 , 5F110EE14 , 5F110EE23 , 5F110EE28 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF12 , 5F110FF28 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG32 , 5F110GG45 , 5F110GG57 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL11 , 5F110HL27 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN14 , 5F110NN22 , 5F110NN23 , 5F110NN27 , 5F110NN35 , 5F110NN73 , 5F110NN78 , 5F110PP01 , 5F110PP03 , 5F110PP10 , 5F110PP29 , 5F110PP34 , 5F110PP35 , 5F110QQ09 , 5F110QQ11 , 5F110QQ12 , 5F110QQ23 , 5F110QQ25 , 5F110QQ28

Patent cited by the Patent：

Cited by examiner (5)

特開平4-343414
半導体作製方法および半導体装置の作製方法
Gazette classification：公開公報 Application number：特願平8-212061 Applicant：株式会社半導体エネルギー研究所
薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
Gazette classification：公開公報 Application number：特願平7-076403 Applicant：株式会社東芝

Show all

Return to Previous Page