Pat
J-GLOBAL ID:200903093053527454

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 外川 英明
Gazette classification:公開公報
Application number (International application number):2001158065
Publication number (International publication number):2002353308
Application date: May. 28, 2001
Publication date: Dec. 06, 2002
Summary:
【要約】【課題】 メチルポリシロキサンからなる層間絶縁膜の炭素濃度の減少又は水分等の吸着によって生ずる比誘電率増大や剥がれ、クラックの誘発を回避する。【解決手段】 Si-CH3結合たる疎水基からなるメチルポリシロキサンを層間絶縁膜に用いた場合、エッチング工程等において前記層間絶縁膜表面がダメージを受け、メチル基の欠陥により炭素濃度が減少する。したがって本発明では、前記ダメージ部分にヘキサメチルジシラザン処理による修復処理(疎水化処理をいう。)、若しくはフッ化水素等によってダメージ部分の除去処理をすることによって解決する。
Claim (excerpt):
メチルポリシロキサンからなる層間絶縁膜と、前記層間絶縁膜に加工形成された凹部と、前記凹部に埋め込まれた導体とを具備した半導体装置において、前記層間絶縁膜は、前記凹部の側面及び前記層間絶縁膜の表面からそれぞれ垂直方向に前記層間絶縁膜の内部に向かって15nmにある位置で5atm%以上の炭素濃度を有することを特徴とする半導体装置。
IPC (3):
H01L 21/768 ,  H01L 21/28 ,  H01L 21/312
FI (6):
H01L 21/28 B ,  H01L 21/28 F ,  H01L 21/28 L ,  H01L 21/312 C ,  H01L 21/90 S ,  H01L 21/90 A
F-Term (71):
4M104BB04 ,  4M104CC01 ,  4M104DD08 ,  4M104DD09 ,  4M104DD17 ,  4M104DD20 ,  4M104DD22 ,  4M104DD37 ,  4M104DD52 ,  4M104DD75 ,  4M104EE08 ,  4M104EE17 ,  4M104EE18 ,  4M104FF16 ,  4M104HH05 ,  4M104HH12 ,  4M104HH20 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH19 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK19 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ26 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ92 ,  5F033QQ95 ,  5F033RR06 ,  5F033RR21 ,  5F033TT04 ,  5F033WW01 ,  5F033WW04 ,  5F033XX01 ,  5F033XX17 ,  5F033XX18 ,  5F033XX24 ,  5F033XX28 ,  5F058AA02 ,  5F058AC03 ,  5F058AD05 ,  5F058AD11 ,  5F058AH02
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page