Pat
J-GLOBAL ID：200903094226579885
論理設計支援装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995308902
Publication number (International publication number)：1997147005
Application date： Nov. 28, 1995
Publication date： Jun. 06, 1997
Summary：
【要約】【課題】 複数の電源電圧が混在した回路の論理設計において、電源電圧の設定や変更を容易にかつ誤りなく行うと共に、論理動作の情報を重複して持つことなく論理シミュレーションを行う。【解決手段】 ユーザによって入力された設計情報に基づき作成された回路図データ14の表す設計回路の構成を階層ツリー表示部16によって表示し、これを見たユーザの操作に基づき、電源電圧設定部18が設計回路の各ブロックの電源電圧データ20を作成する。一方、遅延抽出部30は、階層展開部22によって作成された設計回路の階層展開データ24と電源電圧データ20と電源電圧毎に用意された遅延情報ライブラリ26、28とを用いて、階層展開後の遅延データ32を作成する。そして論理シミュレータ部36が、この遅延データ32と階層展開データ24と各電源電圧に共通の論理動作ライブラリ34とを用いて、論理シミュレーションを行う。
Claim (excerpt)：
異なる電源電圧で動作する回路が混在する論理回路の設計を支援する論理設計支援装置であって、ユーザの操作に基づいて該論理回路の設計情報を入力し、該論理回路の接続情報を示す回路データと該論理回路の各部の電源電圧を示す電源電圧データとを作成する論理設計支援装置において、前記論理回路を構成する各素子の種類に対応するセルの遅延情報を有する遅延情報ライブラリを、前記論理回路で使用される各電源電圧に対応して複数個格納している第1記憶手段と、前記論理回路を構成する各素子の種類に対応するセルの論理動作を示す論理情報を有する論理動作ライブラリを格納している第2記憶手段と、前記論理回路を構成する各素子の遅延情報を、前記回路データおよび前記電源電圧データに基づき、該各素子の電源電圧に対応する前記遅延情報ライブラリから抽出する遅延抽出手段と、遅延抽出手段によって抽出された前記各素子の遅延情報と、前記論理動作ライブラリから得られる前記各素子の論理動作を示す論理情報とを用いて、前記回路データに基づき論理シミュレーションを行うシミュレーション手段と、を備えることを特徴とする論理設計支援装置。
IPC (3)：
G06F 17/50
, G01R 31/28
, H01L 21/82
G06F 15/60 664 J
, G01R 31/28 F
, G06F 15/60 668 Z
, H01L 21/82 C
Cited by examiner (3)
-
遅延シミュレーションシステム
Gazette classification：公開公報
Application number：特願平7-227237
Applicant：日本電気株式会社
-
半導体集積回路の電源供給線の分割方法
Gazette classification：公開公報
Application number：特願平7-032481
Applicant：日本電気株式会社
-
半導体設計支援装置
Gazette classification：公開公報
Application number：特願平5-047676
Applicant：三菱電機株式会社
Return to Previous Page
