Pat
J-GLOBAL ID:200903094397251586

半導体搭載用配線板の製造法

Inventor:
Applicant, Patent owner:
Agent (1): 若林 邦彦
Gazette classification:公開公報
Application number (International application number):1995235292
Publication number (International publication number):1997083111
Application date: Sep. 13, 1995
Publication date: Mar. 28, 1997
Summary:
【要約】【課題】低コストで薄形の熱放散性の良い半導体搭載素子装置用配線板の製造方法を提供すること。【解決手段】絶縁基板1の片面に、熱硬化性樹脂の接着層2を設け、所望形状の貫通孔3を設け、この絶縁基板1の熱硬化性樹脂の接着層2の上に、銅箔4を重ね、加熱加圧して積層一体化し、全面に金属めっき5を行ない、エッチングレジストを設け、エッチングレジストから露出した箇所の銅をエッチング除去して所望のパターン6を形成し、次いでめっきレジスト7を設け、レジストのない箇所に金属めっき8を行なうこと。
Claim (excerpt):
絶縁基板(1)の片面に、熱硬化性樹脂の接着層(2)を設け、所望形状の貫通孔(3)を設け、この絶縁基板(1)の熱硬化性樹脂の接着層(2)の上に、銅箔(4)を重ね、加熱加圧して積層一体化し、全面に金属めっき(5)を行ない、エッチングレジストを設け、エッチングレジストから露出した箇所の銅をエッチング除去して所望のパターン(6)を形成し、次いでめっきレジスト(7)を設け、レジストのない箇所に金属めっき(8)を行なうことを特徴とする半導体搭載用配線板の製造法。
IPC (3):
H05K 3/24 ,  H01L 23/12 ,  H05K 3/46
FI (3):
H05K 3/24 A ,  H05K 3/46 E ,  H01L 23/12 H
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page