半導体装置及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：宮田金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996036409
Publication number (International publication number)：1997232533
Application date： Feb. 23, 1996
Publication date： Sep. 05, 1997
Summary：

【要約】【課題】各コンタクトホール形成毎にシリコン窒化膜のエッチング工程が必要なため、製造工程が複雑となり、コストアップにつながる。【解決手段】第1の層間絶縁膜8を選択的にエッチングできる条件でエッチングした後、シリコン窒化膜7を選択的にエッチングできる条件でエッチングし、その後薄い絶縁膜6をエッチングして、自己整合的に活性領域3上に第1のコンタクトホール9aと、後の工程でキャパシタ電極用コンタクトとなる箇所に第2のコンタクトホール9bとを形成する。この第2のコンタクトホール9b内に第1のプラグ11を形成しておき、第1のプラグ11上の第2の層間絶縁膜12に第3のコンタクトホール13を形成し、第2のプラグ14を形成することによって、第2の層間絶縁膜12上のキャパシタ下部電極15は第2のプラグ14と第1のプラグ11とを介して活性領域3と電気的に接続される。

Claim (excerpt)：

半導体基板上に形成された複数のゲート電極と、これらの隣接したゲート電極間の半導体基板表面に形成された活性領域と、上記ゲート電極の側壁を覆う側壁絶縁膜と、上記活性領域及び上記側壁絶縁膜上に形成され上記側壁絶縁膜とエッチング選択性を有するエッチングストッパ膜と、このエッチングストッパ膜とエッチング選択性を有し、上記エッチングストッパ膜上にそれぞれ所定パターンで複数層交互に形成された層間絶縁膜及び導電層とを備え、上記エッチングストッパ膜上に位置する第1の層間絶縁膜上に形成された第1の導電層が、上記第1の層間絶縁膜及びエッチングストッパ膜をエッチングして自己整合的に形成された第1のコンタクトホールを介して、上記活性領域と電気的に接続されるとともに、上記第1の層間絶縁膜とその上層に位置する層間絶縁膜が連接して積層されてなる絶縁積層体上に形成された第2の導電層が、上記第1の層間絶縁膜及びエッチングストッパ膜をエッチングして形成された第2のコンタクトホール内に埋め込まれるとともに上記半導体基板又は活性領域と電気的に接続される導電物からなる第1のプラグと、上記絶縁積層体における第1のプラグより上層に位置する層間絶縁膜をエッチングして上記第1のプラグ上に形成される第3のコンタクトホールとを介して上記半導体基板又は活性領域と電気的に接続されたことを特徴とする半導体装置。

IPC (3)：

H01L 27/108 , H01L 21/8242 , H01L 21/768

FI (3)：

H01L 27/10 681 F , H01L 21/90 D , H01L 27/10 681 B

Patent cited by the Patent：

Cited by applicant (5)

半導体メモリ装置およびその製造方法
Gazette classification：公開公報 Application number：特願平4-212924 Applicant：三星電子株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-260287 Applicant：富士通株式会社
特開昭64-004048

Show all

Cited by examiner (8)

半導体メモリ装置およびその製造方法
Gazette classification：公開公報 Application number：特願平4-212924 Applicant：三星電子株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-260287 Applicant：富士通株式会社
特開昭64-004048

Show all

Return to Previous Page