Pat
J-GLOBAL ID：200903097177465533

CSPにおける抵抗素子およびCSPを備えた半導体装置

Inventor：
高井 正巳

About 高井 正巳

, 
木村 桂一

About 木村 桂一

, 
神埜 聡

About 神埜 聡


Applicant, Patent owner：
株式会社リコー

About 株式会社リコー


Agent (1)： 磯村 雅俊 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002084243
Publication number (International publication number)：2003282788
Application date： Mar. 25, 2002
Publication date： Oct. 03, 2003
Summary：
【要約】【課題】 実装後外付け部品として別に抵抗部品を必要とせず、また、抵抗をチップに内蔵しても、接合容量や配線容量によるアナログ特性の劣化や長期バイアス印加による抵抗値の経年変化、パターン面積の制約による抵抗値の制約等がすくなく、小型化が可能で、所望の抵抗値を形成できる技術を提供すること。【解決手段】 ウエハレベルCSPを製造する工程で、バリアメタル15を用いて抵抗素子(バリアメタル抵抗部R1)を形成する。また、バリアメタル15の素材を選択することにより、またバリアメタル層の材質,幅,長さ,あるいは厚さ少なくとも一つを変えることによって所望の値(例えば1Ωから10kΩ)の抵抗素子を形成する。図中、10はICチップ、11はボンディングバッド、12は保護膜、14は銅再配線、16は銅ポスト、17はハンダボール、18はパッシベーション、R1はバリアメタル抵抗部である。
Claim (excerpt)：
半導体チップ上に再配線層が形成されたCSPにおける抵抗素子であって、前記半導体チップのパッシベーション膜,その上部に形成された保護膜,その上部に形成されたバリアメタル層,該バリアメタル層の上部に少なくとも一部が欠落した再配線層を有し、該再配線層が欠落した部分の前記バリアメタル層を抵抗部としたことを特徴とする抵抗素子。
IPC (4)：
H01L 23/12 501 ,  H01L 21/3205 ,  H01L 21/822 ,  H01L 27/04
FI (3)：
H01L 23/12 501 C ,  H01L 21/88 T ,  H01L 27/04 P
F-Term (10)：
5F033HH11 ,  5F033MM13 ,  5F033VV07 ,  5F033VV09 ,  5F038AR19 ,  5F038AR22 ,  5F038AR30 ,  5F038BE07 ,  5F038BE08 ,  5F038EZ20
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM