Pat
J-GLOBAL ID：200903097832456275

ゲート絶縁膜の製造方法及びそれを用いた半導体装置

Inventor：
長谷川 英司

About 長谷川 英司


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 鈴木 弘男
Gazette classification：公開公報
Application number (International application number)：1998274454
Publication number (International publication number)：2000106432
Application date： Sep. 29, 1998
Publication date： Apr. 11, 2000
Summary：
【要約】 (修正有)【課題】 ゲート絶縁膜全体として、シリコン酸化膜換算膜厚の増加を抑制し、高誘電率を有する絶縁膜を主体とした極薄ゲート絶縁膜を構成すること。【解決手段】 半導体基板4とゲート電極22の間に介在するゲート絶縁膜20を製造する方法において、ゲート絶縁膜を形成する半導体基板の領域に窒素元素12を含むイオンを注入し、イオンを注入した注入領域内に高誘電率材料からなる絶縁膜18を形成してゲート絶縁膜20を製造することとした。これにより、膜厚の増加を抑制し、高誘電率を有する絶縁膜を主体とした極薄ゲート絶縁膜を構成することができた。
Claim (excerpt)：
半導体基板とゲート電極の間に介在するゲート絶縁膜を製造する方法において、前記ゲート絶縁膜を形成する前記半導体基板の領域に窒素元素を含むイオンを注入し、該イオンを注入した注入領域に高誘電率材料からなる絶縁膜を形成することを特徴とするゲート絶縁膜の製造方法。
IPC (3)：
H01L 29/78 ,  H01L 21/265 ,  H01L 21/316
FI (3)：
H01L 29/78 301 G ,  H01L 21/316 S ,  H01L 21/265 J
F-Term (31)：
5F040DA02 ,  5F040DC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC08 ,  5F040EC10 ,  5F040ED03 ,  5F040FC00 ,  5F040FC15 ,  5F058AD02 ,  5F058AD09 ,  5F058AD10 ,  5F058AD11 ,  5F058AF01 ,  5F058AG01 ,  5F058AH01 ,  5F058BA20 ,  5F058BD01 ,  5F058BD02 ,  5F058BD04 ,  5F058BD05 ,  5F058BD09 ,  5F058BD15 ,  5F058BE07 ,  5F058BF29 ,  5F058BF30 ,  5F058BF62 ,  5F058BF64 ,  5F058BH03 ,  5F058BH04 ,  5F058BJ01
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM