Pat
J-GLOBAL ID:200903099136787090

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 小川 勝男 ,  田中 恭助
Gazette classification:公開公報
Application number (International application number):2003424301
Publication number (International publication number):2005183766
Application date: Dec. 22, 2003
Publication date: Jul. 07, 2005
Summary:
【課題】低誘電率膜と保護絶縁膜の両方について比誘電率及びリーク電流を低減することが可能な、保護絶縁膜の形成方法。【解決手段】低誘電率膜の上に、SiC系保護絶縁膜とSiO系保護絶縁膜をこの順番に形成することにより、低誘電率膜と保護絶縁膜の比誘電率及びリーク電流を低減できる。【選択図】図1
Claim (excerpt):
半導体素子と配線を含む基板と、この基板上に形成された比誘電率が3以下の低誘電率膜と、前記低誘電率膜の上に形成された酸素原子濃度及び窒素原子濃度がそれぞれ10%未満の第1の保護絶縁膜と、前記第1の保護絶縁膜の上に形成された酸素原子濃度が10%以上の第2の保護絶縁膜と、前記低誘電率膜と第1の保護絶縁膜と第2の保護絶縁膜から成る積層構造に形成された溝あるいは孔と、前記溝あるいは孔に埋め込まれた金属膜と、前記金属膜と第2の保護絶縁膜の上に形成されたバリア絶縁膜とを、少なくとも有することを特徴とする半導体装置。
IPC (2):
H01L21/768 ,  H01L21/312
FI (3):
H01L21/90 M ,  H01L21/312 N ,  H01L21/90 A
F-Term (80):
5F033HH08 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR21 ,  5F033RR25 ,  5F033SS02 ,  5F033SS03 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT02 ,  5F033TT04 ,  5F033WW00 ,  5F033WW02 ,  5F033WW04 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX24 ,  5F033XX28 ,  5F058AA10 ,  5F058AC03 ,  5F058AC10 ,  5F058AD05 ,  5F058AD09 ,  5F058AD10 ,  5F058AD11 ,  5F058AD12 ,  5F058AF04 ,  5F058AH02 ,  5F058BA20 ,  5F058BC02 ,  5F058BC04 ,  5F058BC20 ,  5F058BD04 ,  5F058BD06 ,  5F058BD10 ,  5F058BD18 ,  5F058BD19 ,  5F058BF07
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (4)
Show all

Return to Previous Page