Pat
J-GLOBAL ID:201003049257938617

薄膜トランジスタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (3): 三好 秀和 ,  伊藤 正和 ,  原 裕子
Gazette classification:公開公報
Application number (International application number):2009059746
Publication number (International publication number):2010050434
Application date: Mar. 12, 2009
Publication date: Mar. 04, 2010
Summary:
【課題】ソース及びドレイン電極と活性層の接触部における接触抵抗を減少させることができるようにした薄膜トランジスタ及びその製造方法を提供する。【解決手段】本発明の薄膜トランジスタは、ゲート電極と、活性層と、ソース及びドレイン電極とを備え、前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく形成される。【選択図】図1
Claim (excerpt):
ゲート電極と、 活性層と、 ソース及びドレイン電極とを備え、 前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく形成されることを特徴とする薄膜トランジスタ。
IPC (2):
H01L 29/786 ,  H01L 21/336
FI (6):
H01L29/78 616T ,  H01L29/78 618B ,  H01L29/78 619A ,  H01L29/78 627C ,  H01L29/78 617T ,  H01L29/78 617U
F-Term (20):
5F110AA03 ,  5F110AA14 ,  5F110BB01 ,  5F110CC07 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110FF28 ,  5F110GG01 ,  5F110GG06 ,  5F110GG15 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110HM02 ,  5F110NN16 ,  5F110QQ02
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page