Pat
J-GLOBAL ID:201003056303738527
半導体装置及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (4):
鷲頭 光宏
, 緒方 和文
, 黒瀬 泰之
, 三谷 拓也
Gazette classification:公開公報
Application number (International application number):2009261744
Publication number (International publication number):2010166026
Application date: Nov. 17, 2009
Publication date: Jul. 29, 2010
Summary:
【課題】幅の狭い溝状領域への層間絶縁膜の形成にポリシラザンを用いた場合のシリコン酸化膜への改質が良好に行われる半導体装置及びその製造方法を提供する。【解決手段】上面及び側面をキャップ絶縁膜107及びサイドウォール絶縁膜108で覆われた複数のビット線106間に形成された溝状領域109と、N(窒素)よりもO(酸素)を多く含み溝状領域109の内表面を連続的に覆うSiON膜10と、SiON膜10を介して溝状領域109内に埋め込まれ、ポリシラザンを改質することによって形成されたシリコン酸化膜11とを備える。【選択図】図1
Claim (excerpt):
溝状領域と、
N(窒素)よりもO(酸素)を多く含み前記溝状領域の内表面を連続的に覆うSiON膜と、
前記SiON膜を介して前記溝状領域内に埋め込まれ、ポリシラザンを改質することによって形成されたシリコン酸化膜とを備えることを特徴とする半導体装置。
IPC (6):
H01L 21/824
, H01L 27/108
, H01L 21/76
, H01L 21/768
, H01L 21/316
, C23C 16/42
FI (10):
H01L27/10 681D
, H01L21/76 L
, H01L27/10 621C
, H01L27/10 671B
, H01L27/10 671A
, H01L21/90 Q
, H01L21/316 M
, H01L21/316 X
, H01L21/316 G
, C23C16/42
F-Term (126):
4K030AA03
, 4K030AA06
, 4K030AA13
, 4K030AA18
, 4K030AA24
, 4K030BA29
, 4K030BA35
, 4K030CA04
, 4K030CA12
, 4K030DA08
, 4K030FA10
, 4K030HA01
, 4K030JA03
, 4K030JA06
, 4K030JA09
, 4K030JA10
, 4K030LA15
, 5F032AA11
, 5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032AA46
, 5F032AA67
, 5F032AA74
, 5F032BA02
, 5F032BA10
, 5F032CA17
, 5F032DA02
, 5F032DA10
, 5F032DA23
, 5F032DA33
, 5F032DA53
, 5F032DA74
, 5F033HH04
, 5F033HH19
, 5F033HH28
, 5F033HH34
, 5F033JJ04
, 5F033JJ06
, 5F033JJ19
, 5F033JJ25
, 5F033JJ33
, 5F033KK01
, 5F033LL04
, 5F033MM05
, 5F033MM07
, 5F033MM13
, 5F033NN03
, 5F033NN06
, 5F033NN07
, 5F033NN40
, 5F033QQ09
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033QQ49
, 5F033QQ74
, 5F033QQ76
, 5F033QQ91
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033RR20
, 5F033SS01
, 5F033SS02
, 5F033SS11
, 5F033SS13
, 5F033SS22
, 5F033TT02
, 5F033TT08
, 5F033VV06
, 5F033VV16
, 5F033WW00
, 5F033WW03
, 5F033WW04
, 5F033WW05
, 5F033XX02
, 5F058BA20
, 5F058BC02
, 5F058BC11
, 5F058BD04
, 5F058BD15
, 5F058BF04
, 5F058BF23
, 5F058BF29
, 5F058BF30
, 5F058BF46
, 5F058BH03
, 5F058BJ06
, 5F083AD03
, 5F083AD06
, 5F083AD10
, 5F083AD24
, 5F083AD48
, 5F083AD49
, 5F083GA02
, 5F083GA10
, 5F083GA25
, 5F083GA27
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083JA58
, 5F083KA01
, 5F083KA05
, 5F083LA01
, 5F083LA12
, 5F083LA16
, 5F083MA02
, 5F083MA03
, 5F083MA05
, 5F083MA06
, 5F083MA16
, 5F083MA17
, 5F083MA19
, 5F083MA20
, 5F083NA01
, 5F083PR05
, 5F083PR10
, 5F083PR21
, 5F083PR23
, 5F083PR25
, 5F083PR33
, 5F083PR40
Patent cited by the Patent:
Cited by examiner (5)
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願2002-331974
Applicant:株式会社東芝
-
絶縁膜を有する半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平6-280619
Applicant:富士通株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平10-007147
Applicant:日本電気株式会社
Show all
Return to Previous Page