Pat
J-GLOBAL ID：201003061020737560

薄膜トランジスタおよび表示装置

Inventor：
諸沢 成浩

About 諸沢 成浩

, 
寺井 康浩

About 寺井 康浩

, 
荒井 俊明

About 荒井 俊明


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (4)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
Gazette classification：公開公報
Application number (International application number)：2009107732
Publication number (International publication number)：2010114413
Application date： Apr. 27, 2009
Publication date： May. 20, 2010
Summary：
【課題】酸化物半導体層から酸素などが脱離することを抑えると共に成膜時間を短縮することが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。【解決手段】ゲート絶縁膜22,チャネル保護層24およびパッシベーション膜26を、それぞれ、酸化アルミニウムよりなる第1層31とシリコン(Si)を含む絶縁材料よりなる第2層32との積層構造とし、第1層31および第2層32を、第1層31を酸化物半導体層23側にして積層する。酸化物半導体層23を、酸化アルミニウムよりなる第1層31によって両側から挟み込み、酸素などの脱離を抑制し、TFT20の電気特性を安定化させる。また、第2層32をシリコン(Si)を含む絶縁材料により構成することにより、酸化アルミニウム単層の場合に比べて、成膜時間の短縮が可能となる。【選択図】図3
Claim (excerpt)：
ゲート電極と酸化物半導体層との間にゲート絶縁膜を有し、 前記酸化物半導体層の前記ゲート電極側および前記ゲート電極と反対側に、酸化アルミニウムよりなる第1層とシリコン(Si)を含む絶縁材料よりなる第2層との積層膜が設けられている 薄膜トランジスタ。
IPC (1)：
H01L 29/786
FI (4)：
H01L29/78 618B ,  H01L29/78 617U ,  H01L29/78 617T ,  H01L29/78 619A
F-Term (36)：
5F110AA14 ,  5F110AA16 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110GG25 ,  5F110GG43 ,  5F110HK03 ,  5F110HK04 ,  5F110HK21 ,  5F110HK22 ,  5F110HK33 ,  5F110NN03 ,  5F110NN13 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110QQ09 ,  5F110QQ19
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM