Pat
J-GLOBAL ID:200903018003260536

薄膜トランジスタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (3): 小野 由己男 ,  稲積 朋子 ,  堀川 かおり
Gazette classification:公開公報
Application number (International application number):2008034171
Publication number (International publication number):2008205469
Application date: Feb. 15, 2008
Publication date: Sep. 04, 2008
Summary:
【課題】優れた特性の薄膜トランジスタ及びその製造方法を提供する。【解決手段】酸化物半導体物質から形成されたチャンネル層、チャンネル層上に互いに対向して位置するソース電極及びドレイン電極、ソース電極及びドレイン電極の下で、チャンネル層をカバーするように形成された保護層、チャンネル層に電界を印加するためのゲート電極、及びゲート電極とチャンネル層との間に介在されたゲート絶縁層を備えることを特徴とする薄膜トランジスタである。【選択図】図1A
Claim (excerpt):
酸化物半導体から形成されたチャンネル層と、 前記チャンネル層上に互いに対向して位置するソース電極及びドレイン電極と、 前記ソース電極及び前記ドレイン電極の下で、前記チャンネル層をカバーするように形成された保護層と、 前記チャンネル層に電界を印加するためのゲート電極と、 前記ゲート電極と前記チャンネル層との間に介在されたゲート絶縁層とを備えることを特徴とする薄膜トランジスタ。
IPC (1):
H01L 29/786
FI (3):
H01L29/78 618B ,  H01L29/78 619A ,  H01L29/78 617U
F-Term (42):
5F110AA01 ,  5F110AA26 ,  5F110BB01 ,  5F110BB05 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE04 ,  5F110EE14 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF40 ,  5F110GG04 ,  5F110GG07 ,  5F110GG25 ,  5F110GG42 ,  5F110GG43 ,  5F110GG58 ,  5F110HK04 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK42 ,  5F110NN02 ,  5F110NN12 ,  5F110NN15 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110QQ01 ,  5F110QQ05
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (4)
Show all

Return to Previous Page