Pat

J-GLOBAL ID：201003063434421363

フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法

Inventor： アンジャ モニーク ヴァンリーンホーブ ,  ピーター ダークセン ,  デビット ファン シュテーヴィンケル ,  マーク ヴァン ダル ,  ゲーベン ドーンボス ,  カスパー ジュファーマンス
Applicant, Patent owner： エヌエックスピー ビー ヴィ
Agent (3)： 杉村 憲司 ,  澤田 達也 ,  播磨 里江子
Gazette classification：公表公報
Application number (International application number)：2009536846
Publication number (International publication number)：2010509783
Application date： Nov. 13, 2007
Publication date： Mar. 25, 2010
Summary：

基板の中もしくは上の少なくとも1つのデバイス層にパターンを形成する方法であって、第1フォトレジスト層をデバイス層に塗布し、第1マスクを用いて第1フォトレジストを露光し、第1フォトレジスト層を現像して第1パターンを基板上に形成し、基板を保護層で被覆し、保護層を処理して第1フォトレジストと接触している部分を変化させ、変化した保護層がその後の露光および/もしくは現像に影響されないようにし、基板に第2フォトレジスト層を塗布し、第2マスクを用いて第2フォトレジスト層を露光し、第2フォトレジスト層を現像して第1フォトレジスト層の第1パターンに重大な影響をもたらすことなく基板上に第2パターンを形成する工程を含み、第1および第2パターンが一緒になって、第1および第2パターンによって別々に画成されるフィーチャよりも高い空間周波数を持つ散置されたフィーチャを画成することを特徴とする方法。このプロセスは、フィンFETデバイスのソース、ドレインおよびフィンのフィーチャの画成に特に有用であって、一般的なリソグラフィツールよりも微細なサイズのフィーチャを達成することができる。

Claim (excerpt)：

基板の中もしくは上の少なくとも1つのデバイス層にパターンを形成する方法であって、 a) 第1フォトレジスト層を前記デバイス層に塗布し、 b) 第1マスクを用いて前記第1フォトレジストを露光し、 c) 前記第1フォトレジスト層を現像して第1パターンを前記基板上に形成し、 d) 前記基板を保護層で被覆し、 e) 前記保護層を処理して第1フォトレジスト11と接触している部分を変化させ、変化された保護層がその後の露光および/または現像に実質的に影響されないようにし、 f) 前記基板に第2フォトレジスト層を塗布し、 g) 第2マスクを用いて前記第2フォトレジスト層を露光し、 h) 前記第2フォトレジスト層を現像して、前記第1フォトレジスト層の第1パターンに重大な影響を与えることなく、前記基板上に第2パターンを形成する、 工程を含み、 i) 前記第1および第2パターンが一緒になって、前記第1および第2の各パターンに画成されたフィーチャよりも高い空間周波数を有する、散置されたフィーチャを画成することを特徴とする方法。

IPC (7)：

H01L 21/027 ,  G03F 1/08 ,  G03F 7/40 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 21/336 ,  H01L 29/786

FI (8)：

H01L21/30 502C ,  G03F1/08 D ,  H01L21/30 570 ,  G03F7/40 511 ,  H01L27/08 321B ,  H01L27/08 321Z ,  H01L29/78 627C ,  H01L29/78 618C

F-Term (29)：

2H095BA05 ,  2H095BB02 ,  2H095BC09 ,  2H096AA25 ,  2H096EA03 ,  2H096HA05 ,  5F046AA13 ,  5F046AA25 ,  5F046CB17 ,  5F046JA22 ,  5F046LA18 ,  5F048AA07 ,  5F048AB04 ,  5F048AC04 ,  5F048BA16 ,  5F048BB01 ,  5F048BD06 ,  5F110AA01 ,  5F110AA04 ,  5F110AA07 ,  5F110BB04 ,  5F110CC10 ,  5F110EE22 ,  5F110GG02 ,  5F110GG22 ,  5F110GG30 ,  5F110HM02 ,  5F110HM04 ,  5F110QQ02

Patent cited by the Patent：

Cited by examiner (12)

• パターン形成方法及び被覆膜形成用材料
  Gazette classification：公開公報   Application number：特願2006-265115   Applicant：東京応化工業株式会社
• 特開平4-071222
  
• パターン形成方法、位相シフト法用ホトマスクの形成方法
  Gazette classification：公開公報   Application number：特願平5-037616   Applicant：沖電気工業株式会社
• 半導体素子の微細パターン形成方法
  Gazette classification：公開公報   Application number：特願平8-351625   Applicant：現代電子産業株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平10-084504   Applicant：三菱電機株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平10-087282   Applicant：三菱電機株式会社
• 特開昭55-138839
  
• 特開昭58-127326
  
• 特開昭63-170917
  
• パターン形成方法
  Gazette classification：公開公報   Application number：特願平11-284682   Applicant：クラリアントジャパン株式会社
• 微細パターン形成方法
  Gazette classification：公開公報   Application number：特願2005-224050   Applicant：AZエレクトロニックマテリアルズ株式会社
• フォトリソグラフィー構造よりも狭いピッチを有するパターン
  Gazette classification：公表公報   Application number：特願2008-501908   Applicant：マイクロンテクノロジー,インク.