Pat

J-GLOBAL ID：201103064525152377

半導体装置及びその製造方法

Inventor： 酒井 景子 ,  大塚 健一 ,  三浦 成久
Applicant, Patent owner： 三菱電機株式会社
Agent (2)： 吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2009195023
Publication number (International publication number)：2011049267
Application date： Aug. 26, 2009
Publication date： Mar. 10, 2011
Summary：

【課題】JFET抵抗を効果的に低減させることが可能なSiC半導体装置およびその製造方法を提供する。【解決手段】MOSFETは、SiC基板1上に形成されたn型のSiCドリフト層2と、SiCドリフト層2の上部に形成されp型の一対のベース領域3と、SiCドリフト層2におけるベース領域3の底部の深さ一帯に形成され、当該SiCドリフト層2よりも不純物濃度が高いn型の高濃度層9とを備える。一対のベース領域3の各々は、当該一対のベース領域3の内側部分である第1ベース領域3aと、その外側に第1ベース領域3aより深く形成された第2ベース領域3bとを備えている。【選択図】図1

Claim (excerpt)：

SiC基板と、 前記SiC基板上に形成された第1導電型のドリフト層と、 前記ドリフト層の上部に形成され、それぞれ第2導電型を有する一対の第1不純物領域と、 前記ドリフト層における前記第1不純物領域の底部の深さ一帯に形成され、当該ドリフト層よりも不純物濃度が高い第1導電型の高濃度層とを備え、 一対の前記第1不純物領域の各々は、 当該一対の前記第1不純物領域の内側部分である第1部分と、 前記第1部分の外側に前記第1部分より深く形成された第2部分とを備える ことを特徴とする半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 29/739

FI (8)：

H01L29/78 652C ,  H01L29/78 652T ,  H01L29/78 652E ,  H01L29/78 652G ,  H01L29/78 658A ,  H01L29/78 652J ,  H01L29/78 652H ,  H01L29/78 655A

Patent cited by the Patent：

Cited by examiner (5)

• 半導体装置および半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2006-001970   Applicant：三菱電機株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2005-152171   Applicant：三洋電機株式会社
• 炭化ケイ素デバイスおよびその作製方法
  Gazette classification：公表公報   Application number：特願2007-518033   Applicant：クリーインコーポレイテッド
• 縦型JFET制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型JFET制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
  Gazette classification：公表公報   Application number：特願2004-565192   Applicant：クリーインコーポレイテッド
• 炭化ケイ素半導体装置
  Gazette classification：公開公報   Application number：特願2005-154962   Applicant：独立行政法人産業技術総合研究所