低減された等価酸化膜厚を有する高誘電率ゲートスタックの形成方法

Inventor：
Applicant, Patent owner：
Agent (1)：伊東忠彦
Gazette classification：公表公報
Application number (International application number)：2012502226
Publication number (International publication number)：2012522379
Application date： Mar. 25, 2010
Publication date： Sep. 20, 2012
Summary：

低減された均等酸化物厚さ(EOT)を持つhigh-kゲートスタックを形成する方法を提供し、該方法は:シリコン含有基板を準備し;前記シリコン含有基板上に境界層を形成し、前記境界層が第一の等価酸化物厚さを有し;前記境界層上に第一のhigh-k膜を堆積し;前記第一のhigh-k膜及び前記境界層を、前記第一の等価酸化物厚さと等しいかそれより小さい第二の等価酸化物厚さを持つ変性境界層を形成する温度で熱処理し;及び前記変性境界層上に第二のhigh-k膜を堆積する方法である。ひとつの実施態様によると、前記第一のhigh-k膜がランタン酸化物を含み、前記第二のhigh-k膜がハフニウムシリケートを含む。

Claim (excerpt)：

ゲート絶縁膜スタックを形成する方法であり、前記方法は: シリコン含有基板を準備し; 前記シリコン含有基板上に境界層を形成し、前記境界層が第一の等価酸化物厚さを有し; 前記境界層上に第一の高誘電率膜(high-k)を堆積し; 前記第一の高誘電率膜及び前記境界層を、前記第一の等価酸化物厚さと等しいかそれより小さい第二の等価酸化物厚さを持つ変性境界層を形成する温度で熱処理し;及び前記変性境界層上に第二の高誘電率膜を堆積する、方法。

IPC (3)：

H01L 29/78 , H01L 21/336 , H01L 21/316

FI (2)：

H01L29/78 301G , H01L21/316 X

F-Term (37)：

5F058BD01 , 5F058BD02 , 5F058BD04 , 5F058BD05 , 5F058BD10 , 5F058BD12 , 5F058BD15 , 5F058BF02 , 5F058BF06 , 5F058BF37 , 5F058BF64 , 5F058BF74 , 5F058BH04 , 5F058BJ01 , 5F140AA06 , 5F140AA24 , 5F140BA01 , 5F140BA03 , 5F140BA05 , 5F140BD02 , 5F140BD04 , 5F140BD11 , 5F140BD13 , 5F140BE09 , 5F140BE10 , 5F140BE16 , 5F140BE17 , 5F140BF05 , 5F140BF07 , 5F140BF08 , 5F140BF10 , 5F140BF11 , 5F140BF14 , 5F140BF15 , 5F140BF20 , 5F140BG38 , 5F140CE10

Patent cited by the Patent：

Cited by examiner (5)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2007-152871 Applicant：ローム株式会社, 株式会社日立国際電気, 株式会社東芝
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2002-187596 Applicant：日本電気株式会社
ゲートの誘電性スタックの制御された形成方法
Gazette classification：公開公報 Application number：特願2008-002390 Applicant：アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ, タイワン・セミコンダクター・マニュファクチャリング・カンパニー・リミテッド

Show all

Return to Previous Page