Pat
J-GLOBAL ID：201303097247598644

薄膜製造方法および表示パネルの製造方法、TFT基板の製造方法

Inventor：
金 全健

About 金 全健

, 
佐藤 琢也

About 佐藤 琢也


Applicant, Patent owner：
パナソニック株式会社

About パナソニック株式会社


Agent (7)： 中島 司朗 ,  小林 国人 ,  川畑 孝二 ,  木村 公一 ,  土田 幸雄 ,  中島 安洋 ,  小林 義周
Gazette classification：公開公報
Application number (International application number)：2012107770
Publication number (International publication number)：2013235978
Application date： May. 09, 2012
Publication date： Nov. 21, 2013
Summary：
【課題】 ALD法を用いて封止層を形成しつつも、膜の回り込みを効果的に抑制することができる薄膜製造方法および表示パネルの製造方法、TFT基板の製造方法を提供する。【解決手段】 薄膜製造方法は、バッファ層211の上方に、第2バッファ層211上のうち薄膜である第2封止層213を形成する予定の薄膜形成予定部位A213が露出するようにマスク310を配置するマスク配置工程と、マスク配置工程の後、薄膜形成予定部位A213に対して還元性プラズマ処理を行う還元性プラズマ処理工程と、還元性プラズマ処理工程の後、薄膜形成予定部位A213をTMAに晒すTMA暴露工程とを含む。【選択図】図3
Claim (excerpt)：
第1酸化物層上の一部に酸化物からなる薄膜を原子層堆積法を用いて形成する薄膜製造方法であって、 前記第1酸化物層の上方に、前記第1酸化物層のうち前記薄膜を形成する予定の薄膜形成予定部位が露出するようにマスクを配置する第1工程と、 前記第1工程の後、前記薄膜形成予定部位に対して還元性プラズマ処理を行う第2工程と、 前記第2工程の後、前記薄膜形成予定部位を前記酸化物における酸素以外の構成元素を含む酸化物前駆体に晒す第3工程と、を含む ことを特徴とする薄膜製造方法。
IPC (7)：
H01L 21/316 ,  H01L 21/336 ,  H01L 29/786 ,  H05B 33/10 ,  H05B 33/04 ,  H01L 51/50 ,  H05B 33/22
FI (8)：
H01L21/316 X ,  H01L29/78 619A ,  H01L29/78 618B ,  H05B33/10 ,  H05B33/04 ,  H05B33/14 A ,  H05B33/22 Z ,  H01L21/316 C
F-Term (39)：
3K107AA01 ,  3K107BB01 ,  3K107CC45 ,  3K107DD39 ,  3K107DD90 ,  3K107DD95 ,  3K107EE04 ,  3K107EE48 ,  3K107GG02 ,  3K107GG28 ,  5F058BA20 ,  5F058BC03 ,  5F058BE04 ,  5F058BE10 ,  5F058BF02 ,  5F058BF06 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BJ03 ,  5F110BB01 ,  5F110CC07 ,  5F110DD12 ,  5F110EE04 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110GG01 ,  5F110HK03 ,  5F110HK04 ,  5F110HK22 ,  5F110NN03 ,  5F110NN05 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110NN40
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM