Art

J-GLOBAL ID：201502211703721389   Reference number：15A0052114

A Low Supply Voltage Six-Transistor CMOS SRAM Employing Adaptively Lowering Memory Cell Supply Voltage for “Write” Operation

メモリセル電位を適応的に降圧して書き込み動作範囲を低電圧化した1電源6-Tr CMOS SRAMの開発

Author (3)： KOBAYASHI NOBUAKI (中央大 大学院理工学研究科) ,  ITO RYUSUKE (中央大 大学院理工学研究科) ,  ENOMOTO TADAYOSHI (中央大 大学院理工学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 114  Issue： 231(VLD2014 60-71)  Page： 33-38  Publication year： Sep. 25, 2014 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *semiconductor ,  SRAM ,  voltage ,  data ,  input-output ,  consumed electric power ,  electric circuit ,  *energy saving ,  oxide ,  complementary metal oxide semiconductor
Semi thesaurus term： decreasing of electric power ,  *electrical low voltage ,  電圧レベル変換回路

JST classification (2)： Crystal growth of oxides  (BK13050I) ,  Energy consumption and energy saving  (LD01000B)

Reference (9)：

• M.J.M. Pelgrom, A.C.J. Duinmaijer and A.P.G. Welbers, "Matching properties of MOS transistors", IEEE Jour. of Solid-State Circuits", vol. 24, no. 5, pp. 1433-1439, Oct. 1989.
• S. Ohbayashi, M. Yabuuchi, K. Nii, Y. Tsukamoto, S. Imaoka, Y. Oda, M. Igarashi, M. Takeuchi, H. Kawashima, H. Makino, Y. Yamaguchi, K. Tsukamoto, M. Inuishi, K. Ishibashi and H. Shinohara, "A 65 nm SoC embedded 6T-SRAM design for manufacturing with read and write cell stabilizing circuits", Symp. VLSI Circuits, pp. 17-18, June 2006.
• 新居、薮内、藤原、塚本、石井、松村、松田、「低コスト・マルチV_t非対称HaloMOSによるV_min改善とスタンバイリーク低減を実現した45nm 6T-SRAM」、信学技報、ICD2013-58、pp. 53-57、 2013年8月2日。
• Y.H. Chen, W.M. Chan, S.Y. Chou, H.J. Liao, H.Y. Pan, J.J. Wu, C.H. Lee, S.M. Yang, Y.C. Liu and H. Yamauchi, "A 0.6V 45nm adaptive dual-rail SRAM complier circuit design for lower V_DD-min VLSIs", Symp. VLSI Circuits, pp. 210-211, June 2008.
• L. Chang, P.K. Montoye, Y. Nakamura, Y.K. Batson, R.J. Eickemeyer, R.H. Dennard, W. Haensch and D. Jamsek, "An 8T-SRAM for variability tolerance and low-voltage operation in high-performance caches", IEEE Jour. Solid-State Circuits, vol. 43. No. 4, pp. 956-963, April 2008.

Terms in the title (10)： メモリセル ,  電位 ,  適応 ,  降圧 ,  書き込み動作 ,  低電圧 ,  TR ,  CMOS ,  SRAM ,  開発