Pat

J-GLOBAL ID：201503021084437027

半導体装置およびその製造方法

Inventor： 小山 和博 ,  樽見 浩幸 ,  大澤 青吾 ,  成田 哲生 ,  冨田 一義
Applicant, Patent owner： 株式会社デンソー ,  株式会社豊田中央研究所
Agent (1)： 特許業務法人ゆうあい特許事務所
Gazette classification：公開公報
Application number (International application number)：2014091098
Publication number (International publication number)：2015211103
Application date： Apr. 25, 2014
Publication date： Nov. 24, 2015
Summary：

【課題】フローティングゲート電極から2DEG層に電荷が抜けることを抑制する。【解決手段】フローティングゲート電極8に第1絶縁膜7または第2絶縁膜9を介して負の電荷を注入する電荷注入電極13を備える。そして、第1絶縁膜7のうちの第1電極11と第2電極12との間の電流経路となる2DEG層6aを生成する第2半導体層4とフローティングゲート電極8との間に位置する部分の厚さT2を、電荷注入電極13から第1絶縁膜7または第2絶縁膜9のうちのフローティングゲート電極8に蓄積させる電荷が通過する電荷注入領域7b、9eの厚さT1、T4より厚くする。【選択図】図2

Claim (excerpt)：

第1半導体層(3)と、前記第1半導体層とヘテロ接合されることによって前記第1半導体層に2次元電子ガス層(6a)を生成する第2半導体層(4a)と、を有する基板(5)と、 前記基板上に形成された第1絶縁膜(7)と、 前記第1絶縁膜上に形成され、負の電荷を蓄積するフローティングゲート電極(8)と、 前記フローティングゲート電極を覆う第2絶縁膜(9)と、 前記第2絶縁膜を介して前記フローティングゲート電極上に配置されたコントロールゲート電極(10)と、 前記基板上に形成された第1電極(11)と、 前記基板上に形成された第2電極(12)と、を備えるノーマリオフ型の半導体装置において、 前記フローティングゲート電極に前記第1絶縁膜または前記第2絶縁膜を介して負の電荷を注入する電荷注入電極(13)を有し、 前記第1絶縁膜のうちの前記第1電極と前記第2電極との間の電流経路となる前記2次元電子ガス層を生成する前記第2半導体層と前記フローティングゲート電極との間に位置する部分の厚さ(T2)は、前記電荷注入電極から前記第1絶縁膜または前記第2絶縁膜のうちの前記フローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域(7b、9e)の厚さ(T1、T4)より厚くされていることを特徴とする半導体装置。

IPC (8)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/336 ,  H01L 29/786 ,  H01L 29/78 ,  H01L 29/788 ,  H01L 29/792

FI (9)：

H01L29/80 F ,  H01L29/80 H ,  H01L29/78 617J ,  H01L29/78 618E ,  H01L29/78 617N ,  H01L29/78 301B ,  H01L29/78 301G ,  H01L29/78 301X ,  H01L29/78 371

F-Term (63)：

5F101BA12 ,  5F101BA24 ,  5F101BA35 ,  5F101BB02 ,  5F101BC03 ,  5F101BD17 ,  5F101BD39 ,  5F101BD40 ,  5F101BG10 ,  5F102GC10 ,  5F102GD10 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GR04 ,  5F102GS01 ,  5F102GS03 ,  5F102GS09 ,  5F110BB08 ,  5F110CC01 ,  5F110DD01 ,  5F110DD04 ,  5F110DD05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE22 ,  5F110EE24 ,  5F110EE27 ,  5F110EE44 ,  5F110EE45 ,  5F110FF09 ,  5F110FF27 ,  5F110FF29 ,  5F110GG04 ,  5F110GG19 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F140AA06 ,  5F140AC32 ,  5F140AC36 ,  5F140BA02 ,  5F140BA06 ,  5F140BB06 ,  5F140BB18 ,  5F140BD18 ,  5F140BE09 ,  5F140BE10 ,  5F140BE11 ,  5F140BF04 ,  5F140BF41 ,  5F140BF43 ,  5F140BG27 ,  5F140BG28 ,  5F140BG38 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BK29 ,  5F140BK30

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置及び半導体装置の動作方法
  Gazette classification：公開公報   Application number：特願2010-060192   Applicant：ルネサスエレクトロニクス株式会社
• 特開昭57-157573
  
• 電界効果半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2006-034946   Applicant：サンケン電気株式会社
• 不揮発性半導体記憶装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2007-148811   Applicant：サンケン電気株式会社