Pat
J-GLOBAL ID：201503022273587060

薄膜トランジスタ、及び薄膜トランジスタの製造方法

Inventor：
田中 幸一

About 田中 幸一

, 
中村 修

About 中村 修

, 
両澤 克彦

About 両澤 克彦


Applicant, Patent owner：
凸版印刷株式会社

About 凸版印刷株式会社


Agent (1)： 特許業務法人 小笠原特許事務所
Gazette classification：公開公報
Application number (International application number)：2013198154
Publication number (International publication number)：2015065282
Application date： Sep. 25, 2013
Publication date： Apr. 09, 2015
Summary：
【課題】IGZO膜を有する薄膜トランジスタにおいて、閾値電圧を容易に適正化する。【解決手段】基板1と、ゲート電極2と、ゲート絶縁層4と、チャンネル層を構成するIn-Ga-Zn-O系の半導体層5と、半導体層5を被覆する保護層7とを有するボトムゲート型の薄膜トランジスタにおいて、半導体層5と保護層7の間に、絶縁性の希土類水素化物を含む絶縁層6を設ける。【選択図】図1
Claim (excerpt)：
基板と、ゲート電極と、ゲート絶縁層と、チャンネル層を構成するIn-Ga-Zn-O系の半導体層と、前記半導体層を被覆する保護層とを有するボトムゲート型の薄膜トランジスタにおいて、 前記半導体層と前記保護層の間に、絶縁性の希土類水素化物を含む絶縁層が設けられていることを特徴とする薄膜トランジスタ。
IPC (2)：
H01L 21/336 ,  H01L 29/786
FI (2)：
H01L29/78 619A ,  H01L29/78 618B
F-Term (66)：
5F110AA08 ,  5F110AA14 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110BB20 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF33 ,  5F110GG01 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG41 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HK35 ,  5F110HK38 ,  5F110NN03 ,  5F110NN13 ,  5F110NN15 ,  5F110NN16 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN28 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM