Pat
J-GLOBAL ID:201603005827340700

半導体集積回路のテストパターン生成方法、プログラム、およびコンピュータ読み取り可能な記録媒体

Inventor:
Applicant, Patent owner:
Agent (1): 特許業務法人前田特許事務所
Gazette classification:特許公報
Application number (International application number):2011549918
Patent number:5843358
Application date: Jan. 07, 2011
Claim (excerpt):
【請求項1】スキャン設計された半導体集積回路のテストパターン生成方法であって、 ドントケアを含む複数のテストパターンからなる原テストパターン系列からテストパターンを順次選択するステップと、 前記半導体集積回路のレイアウト領域を略等分割した各領域について、前記選択したテストパターンにドントケア値を設定して当該テストパターンが前記半導体集積回路に印加された場合の消費電力を見積もるステップと、 前記選択したテストパターンについて、ドントケア値の変更および前記各領域の消費電力の見積もりを繰り返して、前記各領域の消費電力のばらつきが極小となるようなドントケア値を探索するステップと、 前記探索によって得られたドントケア値を前記選択したテストパターンのドントケア値として決定し、ドントケアを含まない複数のテストパターンからなる第1の新テストパターン系列を生成するステップとを備えている ことを特徴とするテストパターン生成方法。
IPC (3):
G01R 31/3183 ( 200 6.01) ,  G01R 31/28 ( 200 6.01) ,  G06F 17/50 ( 200 6.01)
FI (4):
G01R 31/28 Q ,  G01R 31/28 G ,  G06F 17/50 666 T ,  G06F 17/50 670 D
Patent cited by the Patent:
Cited by examiner (3)
Article cited by the Patent:
Cited by examiner (3)

Return to Previous Page