Rchr

J-GLOBAL ID：201001017108332130 Update date: Jul. 24, 2022

Sato Yasuo

サトウヤスオ | Sato Yasuo

Research field (3)： Electronic devices and equipment , Information networks , Computer systems

Research keywords (2)： VLSIの設計とテスト , 電気工学

Research theme for competitive and other funds (1)：

2008 - フィールド高信頼化のための回路・システム機構

MISC (13)：

高松雄三, 佐藤康夫, 高橋寛, 樋上善信, 山崎浩二. サーベイ論文論理回路の故障診断法-外部出力応答に基く故障箇所指摘法の発展-. 電子情報通信学会論文誌. 2011. J94-D. 1
Oku Shinji, Kajihara Seiji, Sato Yasuo, Miyase Kohei, Wen Xiaoqing. On Delay Test Quality for Test Cubes. IPSJ Transactions on System LSI Design Methodology. 2010. 3. 283-291
Hiroshi Takahashi, Yoshinobu Higami, Shuhei Kadoyama, Yuzo Takamatsu, Koji Yamazaki, Takashi Aikyo, Yasuo Sato. Post-BIST fault diagnosis for multiple faults. IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS. 2008. E91D. 3. 771-775
梶原誠司, 佐藤康夫. 論理回路に対する遅延テスト手法. IEICE Fundamentals Review. 2008. 1. 3. 71-77
Y Sato, S Hamada, T Maeda, A Takatori, S Kajihara. A statistical quality model for delay testing. IEICE TRANSACTIONS ON ELECTRONICS. 2006. E89C. 3. 349-355

ｍore...

Books (1)：

LSIテスティング-ハンドブック-
株式会社オーム社 2008 ISBN:9784274206320

Education (2)：

The University of Tokyo Faculty of Science Department of Mathematics
Tokyo Metropolitan University Graduate School of Engineering

Professional career (1)：

博士

Work history (6)：

2006 - 2009 九州工業大学情報工学研究院客員教授
2006 - 2008 Waseda University
1978 - 2008 (株)日立製作所
2003 - 2005 (株)半導体理工学研究センター
2004 - - 九州工業大学非常勤講師

Show all

Association Membership(s) (3)：

LSIテスティング学会 , 電子情報通信学会 , The Institute of Electrical and Electronics Engineers (IEEE)

※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page

TOP

BOTTOM