Art

J-GLOBAL ID：201002240883781485   Reference number：10A0277186

Test Pattern Re-Ordering for Thermal-Uniformity during Test

テスト実行時の温度均一化のためのテストパターン並び替え法

Author (4)： NAKAO RYO (奈良先端科学技術大学院大) ,  YONEDA TOMOKAZU (奈良先端科学技術大学院大) ,  INOUE MICHIKO (奈良先端科学技術大学院大) ,  FUJIWARA HIDEO (奈良先端科学技術大学院大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 109  Issue： 416(DC2009 65-77)  Page： 7-12  Publication year： Feb. 08, 2010 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *circuit test ,  *VLSI ,  fault detection ,  *test pattern ,  *displacement (replacement) ,  Temperature ,  temperature dependence ,  *delay characteristic
Semi thesaurus term： equalizing ,  *reordering

JST classification (1)： Measurement,testing and reliability of solid-state devices  (NC03040G)

Reference (10)：

• GIRARD, P. Survey of low-power testing of vlsi circuits. IEEE Design and Test of Computers. 2002, 19, 80-90
• AJAMI, A. H. Analysis of non-uniform temperature-dependent interconnect performance in high performance ICs. Proc. Design Automation Conference, June 2001. 2001, 567-572
• ROSINGER, P. Thermal-safe test scheduling for core-based system-on-chip integrated circuits. IEEE Trans. Computer-Aided Design. 2006, 25, 2502-2512
• LIU, C. Thermal-aware test scheduling and hot spot temperature minimization for core-based systems. Proc. International Symposium on Defect and Fault-Tolerance in VLSI Systems, Oct. 2005. 2005, 552-560
• YU, T. Thermal-safe test access mechanism and wrapper co-optimization for system-on-chip. Proc. Asian Test Symposium, Oct. 2007. 2007, 187-192

Terms in the title (3)： テスト ,  均一化 ,  テストパターン