Art

J-GLOBAL ID：201702265285316409   Reference number：17A0218004

FPGAハードウェア・アクセラレーション向け日の丸高位合成ツール

Author (6)： WATANABE MINORU (静岡大 大学院総合科学技術研究科) ,  SANO KENTARO (東北大 大学院情報科学研究科) ,  TAKAMAEDA SHIN'YA (北大 大学院情報科学研究科) ,  MIYOSHI TAKEFUMI (わさらぼ) ,  MIYOSHI TAKEFUMI (イーツリーズ・ジャパン) ,  NAKAJO HIRONORI (東京農工大 大学院工学研究院)
Material： 電子情報通信学会論文誌 B(Web)
Volume： J100-B  Issue： 1  Page： 1-10 (WEB ONLY)  Publication year： Jan. 01, 2017 
JST Material Number： U0471A  ISSN： 1881-0209  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FPGA ,  system design ,  *hardware description language ,  *fast computation ,  *circuit design ,  compiler ,  data processing ,  Java (programming language) ,  multithread ,  C++ language ,  computer system development ,  support program ,  hardware acceleration ,  Verilog ,  domain-specific language
Semi thesaurus term： high level synthesis ,  data stream ,  assistant tool

JST classification (2)： General  (NC03161C) ,  Applied programming languages  (JD03052Y)

Reference (51)：

• Altera Corp., http://www.altera.com/
• XILINX Inc., http://www.xilinx com/
• E. Ozcan, Y. Adibelli, and I. Hamzaoglu, “A high performance deblocking filter hardware for high efficiency video coding,” IEEE Trans. Consum. Electron., vol.59, no.3, pp.714-720, 2013.
• R.S. Sherratt and S. Makino, “Numerical precision requirements on the multiband ultra-wideband system for practical consumer electronic devices,” IEEE Trans. Consum. Electron., vol.51, no.2, pp.386-392, 2005.
• J. Choi and R.A. Rutenbar, “Video-rate stereo matching using Markov random field TRW-S inference on a hybrid CPU+FPGA computing platform,” IEEE Trans. Circuits Syst. Video Technol., vol.26, no.2, pp.385-398, 2016.

Terms in the title (5)： FPGA ,  ハードウェア ,  アクセラレーション ,  高位合成 ,  ツール