Pat

J-GLOBAL ID：201703016244179012

半導体メモリ装置およびその製造方法

Inventor： 須田 良幸 ,  佐藤 芳彦
Applicant, Patent owner： 国立大学法人東京農工大学
Agent (2)： 大渕 美千栄 ,  布施 行夫
Gazette classification：特許公報
Application number (International application number)：2012270226
Publication number (International publication number)：2014116495
Patent number：6044931
Application date： Dec. 11, 2012
Publication date： Jun. 26, 2014
Claim (excerpt)：

【請求項1】 n型の第1半導体層と、 前記第1半導体層上に形成され、電子を捕獲する電子捕獲層と、 前記電子捕獲層上に形成されたp型の第2半導体層と、 前記第1半導体層と電気的に接続された第1電極と、 前記第2半導体層と電気的に接続された第2電極と、 を含み、 前記電子捕獲層は、 炭素とシリコンとを含む層であって、前記第1電極と前記第2電極との間に電圧が印加されることによって、前記第2半導体層との界面において、電子を捕獲および放出する層である、半導体メモリ装置。

IPC (5)：

H01L 27/10 ( 200 6.01) ,  H01L 45/00 ( 200 6.01) ,  H01L 49/00 ( 200 6.01) ,  G11C 13/00 ( 200 6.01) ,  H01L 27/105 ( 200 6.01)

FI (5)：

H01L 27/10 451 ,  H01L 45/00 Z ,  H01L 49/00 Z ,  G11C 13/00 200 ,  H01L 27/10 448