Pat
J-GLOBAL ID：201003094639437974

半導体メモリ装置の製造方法

Inventor：
須田 良幸

About 須田 良幸

, 
山口 祐一郎

About 山口 祐一郎


Applicant, Patent owner：
国立大学法人東京農工大学

About 国立大学法人東京農工大学


Agent (2)： 角田 芳末 ,  伊藤 仁恭
Gazette classification：公開公報
Application number (International application number)：2008215746
Publication number (International publication number)：2010050411
Application date： Aug. 25, 2008
Publication date： Mar. 04, 2010
Summary：
【課題】ON/OFF比の向上を図り、さらに低温プロセスでの製造を可能にした2端子構造の半導体メモリ装置の製造方法を提供する。【解決手段】Si基板2上に順次SiC層3及びSi層11を積層する工程と、1段階の所定温度による熱酸化処理で、Si層11をSiO2層5に変えると共に、SiC層3のSi層11に接する界面をSiOx層4に変える工程を有する。熱酸化の温度は800°C〜950°Cの範囲に設定する。【選択図】図4
Claim (excerpt)：
Si基板上に順次SiC層及びSi層を積層する工程と、 1段階の所定温度による熱酸化処理で、前記積層したSi層をSiO2層に変えると共に、前記SiC層の前記積層したSi層に接する界面近傍をSiOx層に変える工程を有し、 SiO2層/SiOx層/SiC層/Si基板構造を形成する ことを特徴とする半導体メモリ装置の製造方法。
IPC (3)：
H01L 27/10 ,  H01L 45/00 ,  H01L 49/00
FI (3)：
H01L27/10 451 ,  H01L45/00 Z ,  H01L49/00 Z
F-Term (12)：
5F083FZ10 ,  5F083GA09 ,  5F083GA11 ,  5F083GA21 ,  5F083GA29 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA60 ,  5F083NA01 ,  5F083PR12 ,  5F083ZA30
Patent cited by the Patent：
Cited by applicant (6)
  • 半導体メモリ装置およびその製造方法
    Gazette classification：公開公報   Application number：特願2007-065649   Applicant：国立大学法人東京農工大学
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願2003-144478   Applicant：松下電器産業株式会社
  • 絶縁膜の形成方法
    Gazette classification：公開公報   Application number：特願平6-184440   Applicant：松下電器産業株式会社
Show all

Return to Previous Page

TOP

BOTTOM