半導体装置の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：特許業務法人快友国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2016098859
Publication number (International publication number)：2017208411
Application date： May. 17, 2016
Publication date： Nov. 24, 2017
Summary：

【課題】半導体ウェハをダイシングする際にチッピングやクラックが発生するのを抑制する。【解決手段】半導体ウェハ上に、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って複数のチップ領域を碁盤目状に配置し、隣接するチップ領域同士の間を直線状に延びて半導体ウェハの外周に達するダイシング領域を確保する。半導体ウェハ内においてチップ領域とダイシング領域のいずれにも属さない領域内にアライメントマークを形成し、アライメントマークを位置決めの基準にして複数のチップ領域に対する処理を実行し、処理後にダイシング領域をダイシングして複数のチップに分割する。アライメントマークをダイシングしないようにすることにより、チッピングやクラックの発生を抑制できる。【選択図】図3

Claim (excerpt)：

半導体ウェハに対する処理が可能な領域内に、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って、複数のチップ領域を碁盤目状に配置する工程と、隣接する前記チップ領域同士の間を直線状に延びて前記半導体ウェハの外周に達するダイシング領域を確保する工程と、前記半導体ウェハ内において前記チップ領域と前記ダイシング領域のいずれにも属さない領域内にアライメントマークを形成する工程と、前記アライメントマークを位置決めの基準にして前記複数のチップ領域に対する処理を実行する処理工程と、前記処理工程後に前記ダイシング領域をダイシングする工程を備えている、半導体装置の製造方法。

IPC (1)：

H01L 21/301

FI (1)：

H01L21/78 C

F-Term (6)：

5F063AA05 , 5F063AA36 , 5F063BA25 , 5F063CA04 , 5F063DE02 , 5F063DE32

Patent cited by the Patent：

Cited by examiner (4)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2011-202105 Applicant：エルピーダメモリ株式会社
半導体装置、ウェハ状半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2003-349610 Applicant：セイコーエプソン株式会社
特開平1-246875

Show all

Return to Previous Page