Pat
J-GLOBAL ID:201803011013106816

ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2016220840
Publication number (International publication number):2018078254
Application date: Nov. 11, 2016
Publication date: May. 17, 2018
Summary:
【課題】E-modeMOSとD-modeMOSが混在して動作するダイヤモンド半導体を提供する。 【解決手段】水素終端ダイヤモンド半導体層上に、第1のゲート絶縁膜層及びゲートメタル層が形成された第1のMOSトランジスタと第2のゲート絶縁膜層及びゲートメタル層が形成された第2のMOSトランジスタであって、第1の絶縁膜は下層を原子層成長法によって形成された絶縁膜、上層をスパッタリング法によって形成された絶縁膜又は原子層成長法によって形成されたTiO2膜とする2層の絶縁膜であり、第2の絶縁膜は、原子層成長法によって形成された単層の絶縁膜とする。【選択図】図6
Claim (excerpt):
ダイヤモンド基板上に水素終端ダイヤモンド半導体層、第1のゲート絶縁膜層及びゲートメタル層がこの順に積層された構造を有する第1のMOSトランジスタと、該水素終端ダイヤモンド半導体層上に第2のゲート絶縁膜層及びゲートメタル層を有する第2のMOSトランジスタを有するダイヤモンド半導体装置において、 前記第1の絶縁膜は、下層を原子層成長法によって形成された絶縁膜、上層をスパッタリング法によって形成された絶縁膜又は原子層成長法によって形成されたTiO2膜とする2層の絶縁膜であり、 前記第2の絶縁膜は、原子層成長法によって形成された単層の絶縁膜、 とすることを特徴としたダイヤモンド半導体装置。
IPC (5):
H01L 21/823 ,  H01L 27/088 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/316
FI (5):
H01L27/08 311A ,  H01L29/78 301B ,  H01L29/78 301C ,  H01L27/08 102C ,  H01L21/316 X
F-Term (45):
5F048AA05 ,  5F048AB03 ,  5F048AB04 ,  5F048AC02 ,  5F048BA02 ,  5F048BA10 ,  5F048BA14 ,  5F048BB03 ,  5F048BB09 ,  5F048BB11 ,  5F048BB15 ,  5F048BB16 ,  5F048BB17 ,  5F048BD02 ,  5F048BD10 ,  5F048BF07 ,  5F058BB10 ,  5F058BC03 ,  5F058BC09 ,  5F058BD01 ,  5F058BF02 ,  5F058BF12 ,  5F058BF14 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BH01 ,  5F058BJ04 ,  5F140AB02 ,  5F140BA04 ,  5F140BA16 ,  5F140BD01 ,  5F140BD04 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BE09 ,  5F140BE10 ,  5F140BF07 ,  5F140BF11 ,  5F140BF15 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140CE02
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page